一种图形化衬底的二次利用方法与流程

本发明实施例涉及半导体制造，尤其涉及一种图形化衬底的二次利用方法。

背景技术：

1、图形化衬底可以缓解平片衬底在gan外延生长过程中造成的应力，降低gan外延中的缺陷密度，提高外延材料的晶体质量，在芯片制造领域得到较多应用。而在基底材料基础上引入更低折射率材料制备的复合图形化衬底，能降低光线在界面处的全反射角，增加光线在衬底轴线方向的出光效率，大大提升芯片的外量子效应。

2、图形化衬底中包括图形化处理步骤，图形化处理步骤可为利用干法刻蚀或湿法刻蚀工艺在平片衬底表面形成凸起图形。而在复合图形化衬底的制程中，因多层掩膜(光刻胶层和低折层)的存在，对凸起图形形貌尺寸的控制较常规单层掩膜(光刻胶)图形化衬底的工艺难度更大，实际图形尺寸较目标图形尺寸偏离较大，成品报废率提升。

技术实现思路

1、本发明提供一种图形化衬底的二次利用方法，以提升图形化衬底的回收周期，有效提升图形化衬底的利用率。

2、本发明实施例提供的图形化衬底的二次利用方法，包括：

3、提供待处理图形化衬底；所述待处理图形化衬底包括多个凸起结构，所述凸起结构包括由上至下层叠的第一部和第二部，所述第一部和所述第二部的材料不同；

4、将所述待处理图形化衬底置于干法刻蚀设备内，利用主刻蚀气体和辅刻蚀气体的混合气体对所述待处理图形化衬底进行干法刻蚀，以调节所述凸起结构呈目标形状；

5、其中，所述辅刻蚀气体用于调节所述主刻蚀气体对第一部和/或第二部的刻蚀速率。

6、本申请提供的图形化衬底的二次利用方法包括：提供待处理图形化衬底；待处理图形化衬底包括多个凸起结构，凸起结构包括由上至下层叠的第一部和第二部，第一部和第二部的材料不同；将待处理图形化衬底置于干法刻蚀设备内，利用主刻蚀气体和辅刻蚀气体的混合气体对待处理图形化衬底进行干法刻蚀，以调节凸起结构呈目标形状；其中，辅刻蚀气体用于调节主刻蚀气体对第一部和/或第二部的刻蚀速率。本申请中的方案，通过匹配干法刻蚀工艺中的刻蚀气体组分，合理利用辅刻蚀气体对刻蚀速率的辅助调节作用，采用一步干法刻蚀工艺即可对待处理图形化衬底进行二次处理，较大程度上缩短了图形化衬底的回收周期，有效提升图形化衬底的二次利用效率。

技术特征：

1.一种图形化衬底的二次利用方法，其特征在于，包括：

2.根据权利要求1所述的二次利用方法，其特征在于，利用所述主刻蚀气体和所述辅刻蚀气体的混合气体对所述待处理图形化衬底进行干法刻蚀，包括：

3.根据权利要求2所述的二次利用方法，其特征在于，所述凸起结构包括锥形凸起结构，所述第一部包括第一端，所述第一端为所述锥形凸起结构的顶点；

4.根据权利要求3所述的二次利用方法，其特征在于，在干法刻蚀过程中，调节干法刻蚀工艺中的至少一个刻蚀参数，以辅助降低所述主刻蚀气体对所述第一端的刻蚀速率，包括：

5.根据权利要求4所述的二次利用方法，其特征在于，在干法刻蚀过程中，调节干法刻蚀工艺中的至少一个刻蚀参数，以辅助降低所述主刻蚀气体对所述第一端的刻蚀速率，还包括：

6.根据权利要求5所述的二次利用方法，其特征在于，所述辅刻蚀气体在相邻所述辅刻蚀气体通入周期的通入流量的增加幅度为1～2sccm；所述主刻蚀气体在相邻所述主刻蚀气体通入周期的通入流量的减小幅度为5～10sccm。

7.根据权利要求4所述的二次利用方法，其特征在于，整个干法刻蚀过程中，所述辅刻蚀气体通入周期的数量为5～10个，每个所述辅刻蚀气体通入周期的时长为300～500s。

8.根据权利要求4所述的二次利用方法，其特征在于，还包括：

9.根据权利要求8所述的二次利用方法，其特征在于，在干法刻蚀过程中，调节所述上射频功率和/或所述下射频功率的数值，以调节对所述第一部和所述第二部的刻蚀速率，包括：

10.根据权利要求9所述的二次利用方法，其特征在于，在干法刻蚀过程中，调节所述上射频功率和/或所述下射频功率的数值，以调节对所述第一部和所述第二部的刻蚀速率，还包括：

11.根据权利要求1所述的二次利用方法，其特征在于，在将所述待处理图形化衬底置于干法刻蚀设备内，利用主刻蚀气体和辅刻蚀气体的混合气体对所述待处理图形化衬底进行干法刻蚀之前，还包括：

技术总结
本发明公开了一种图形化衬底的二次利用方法。包括：提供待处理图形化衬底；待处理图形化衬底包括多个凸起结构，凸起结构包括由上至下层叠的第一部和第二部；将待处理图形化衬底置于干法刻蚀设备内，利用主刻蚀气体和辅刻蚀气体的混合气体对待处理图形化衬底进行干法刻蚀，以调节凸起结构呈目标形状；其中，辅刻蚀气体用于调节主刻蚀气体对第一部和/或第二部的刻蚀速率。本申请中，通过匹配干法刻蚀工艺中的刻蚀气体组分，合理利用辅刻蚀气体对刻蚀速率的辅助调节作用，采用一步干法刻蚀工艺即可对待处理图形化衬底进行二次处理，较大程度上缩短了图形化衬底的回收周期，有效提升图形化衬底的二次利用效率。

技术研发人员：李佩文,肖兆威,卢建航
受保护的技术使用者：广东中图半导体科技股份有限公司
技术研发日：
技术公布日：2024/1/12