电子封装件及其制法的制作方法

本发明涉及一种半导体封装技术，尤其涉及一种堆叠多芯片的电子封装件及其制法。

背景技术：

1、随着近年来可携式电子产品的蓬勃发展，各类相关产品逐渐朝向高密度、高性能以及轻、薄、短、小的趋势发展，其中，应用于该可携式电子产品的各实施例的半导体封装结构也因而配合推陈出新，以期能符合轻薄短小与高密度的要求。

2、图1为现有采用晶片级封装技术的半导体封装件1的剖面示意图。如图1所示，该半导体封装件1包括：一包覆层15、一嵌埋于该包覆层15中的半导体芯片11、多个嵌埋于该包覆层15中的导电柱13、一设于该包覆层15上的布线结构10、一设于该布线结构10上的电子元件16以及一包覆该电子元件16的封装层18，且该布线结构10电性连接该半导体芯片11、导电柱13与电子元件16，并于该导电柱13下侧形成多个焊球19，以供接合一电路板(图略)。

3、然而，现有半导体封装件1，该包覆层15中仅嵌埋单一半导体芯片11，使该半导体封装件1无法满足多功能的需求，且若需满足多功能的需求，则需扩增该包覆层15的表面的面积，以增加该布线结构10的接点而配置多个电子元件16，因而难以利于微小化该半导体封装件1。

4、再者，因配合该电子元件16而需额外形成封装层18，亦难以薄化该半导体封装件1。

5、另外，该布线结构10的绝缘层采用味之素增层膜(ajinomoto build-up film，简称abf)，致使该布线结构10的强度不足，故于工艺中，该半导体封装件1容易发生翘曲。

6、另外，该导电柱13需贯穿该包覆层15，因而需先以激光方式形成贯穿该包覆层15的穿孔，再电镀铜柱于该穿孔中，故于制作该穿孔之前，该包覆层的表面需进行抛光作业的平整化工艺，以确保激光钻孔能准确烧灼该包覆层15且可靠贯穿该包覆层15，因而工艺极为繁琐，导致难以降低制作成本。

7、因此，如何克服现有技术的种种缺点，实为目前各界亟欲解决的技术问题。

技术实现思路

1、鉴于上述现有技术的缺陷，本发明提供一种电子封装件及其制法，可至少部分地解决现有技术中的问题。

2、本发明的电子封装件，包括：包覆层，具有相对的第一表面与第二表面；第一电子元件，嵌埋于该包覆层中；第二电子元件，嵌埋于该包覆层中并堆叠于该第一电子元件上；多个导电体，嵌埋于该包覆层中并分别电性连接该第一电子元件及第二电子元件，且该多个导电体齐平该包覆层的第一表面；布线结构，设于该包覆层的第一表面上，且该布线结构包含至少一形成于该包覆层上的绝缘层及结合该绝缘层并电性连接该导电体的布线层，且该绝缘层为味之素增层膜；线路结构，设于该布线结构上，该线路结构包含至少一介电层及结合该介电层的线路层，且形成该介电层的材质不同于形成该绝缘层的材质；以及导电穿孔，贯穿该包覆层、绝缘层与介电层并电性连接该布线层与线路层。

3、本发明亦提供一种电子封装件的制法，包括：将第一电子元件与第二电子元件嵌埋于包覆层中，其中，该包覆层具有相对的第一表面与第二表面，且该第二电子元件堆叠于该第一电子元件上，并分别于该第一电子元件及第二电子元件上形成多个电性连接该第一电子元件及第二电子元件的导电体，以令该多个导电体齐平该包覆层的第一表面；形成布线结构于该包覆层的第一表面上，且该布线结构包含至少一形成于该包覆层上的绝缘层及结合该绝缘层并电性连接该导电体的布线层，且该绝缘层为味之素增层膜；形成线路结构于该布线结构上，该线路结构包含至少一介电层及结合该介电层的线路层，且形成该介电层的材质不同于形成该绝缘层的材质；以及形成至少一贯穿该包覆层、绝缘层与介电层的导电穿孔，且该导电穿孔电性连接该布线层与线路层。

4、本发明还提供一种电子封装件，包括：包覆层，具有相对的第一表面与第二表面；第一电子元件，嵌埋于该包覆层中；第二电子元件，嵌埋于该包覆层中并堆叠于该第一电子元件上；多个导电体，嵌埋于该包覆层中并分别电性连接该第一电子元件及第二电子元件，且该多个导电体齐平该包覆层的第一表面；布线结构，设于该包覆层的第一表面上，且该布线结构包含至少一形成于该包覆层上的绝缘层及结合该绝缘层并电性连接该导电体的布线层，且该绝缘层为味之素增层膜；线路结构，设于该包覆层的第二表面上，该线路结构包含至少一介电层及结合该介电层的线路层，且形成该介电层的材质不同于形成该绝缘层的材质；以及导电穿孔，贯穿该包覆层、绝缘层与介电层并电性连接该布线层与线路层。

5、本发明另提供一种电子封装件的制法，包括：将第一电子元件与第二电子元件嵌埋于包覆层中，其中，该包覆层具有相对的第一表面与第二表面，且该第二电子元件堆叠于该第一电子元件上，并分别于该第一电子元件及第二电子元件上形成多个电性连接该第一电子元件及第二电子元件的导电体，以令该多个导电体齐平该包覆层的第一表面；形成布线结构于该包覆层的第一表面上，且该布线结构包含至少一形成于该包覆层上的绝缘层及结合该绝缘层并电性连接该导电体的布线层，且该绝缘层为味之素增层膜；形成线路结构于该包覆层的第二表面上，该线路结构包含至少一介电层及结合该介电层的线路层，且形成该介电层的材质不同于形成该绝缘层的材质；以及形成至少一贯穿该包覆层、绝缘层与介电层的导电穿孔，且该导电穿孔电性连接该布线层与线路层。

6、前述的电子封装件及其制法中，该导电体为焊线形式的导线。

7、前述的电子封装件及其制法中，该导电体包含设于该第一电子元件上的柱体及连接该柱体的导电盲孔。

8、前述的电子封装件及其制法中，该导电体为设于该第二电子元件上的导电盲孔。

9、由上可知，本发明的电子封装件及其制法，主要借由堆叠该第一与第二电子元件于该包覆层中，使该电子封装件满足多功能的需求，且能减少该包覆层的表面的面积，以利于微小化该电子封装件。

10、再者，借由该布线结构与线路结构均为无核心层的形式，以利于薄化该电子封装件。

11、另外，借由该介电层不同于abf的配置，以提升该线路结构的韧性(toughness)，故相较于现有技术，该电子封装件于工艺中不会发生翘曲。

12、另外，借由该第一导电体的设计，以缩减该第二导电体的深度，故相较于现有技术，本发明的电子封装件制作该导电盲孔之前，该包覆层的第一表面无需进行抛光作业的平整化工艺，以简化工艺及降低制作成本。

技术特征：

1.一种电子封装件，包括：

2.一种电子封装件，包括：

3.如权利要求1或2所述的电子封装件，其中，该导电体为焊线形式的导线。

4.如权利要求1或2所述的电子封装件，其中，该导电体包含设于该第一电子元件上的柱体及连接该柱体的导电盲孔。

5.如权利要求1或2所述的电子封装件，其中，该导电体为设于该第二电子元件上的导电盲孔。

6.一种电子封装件的制法，包括：

7.一种电子封装件的制法，包括：

8.如权利要求6或7所述的电子封装件的制法，其中，该导电体为焊线形式的导线。

9.如权利要求6或7所述的电子封装件的制法，其中，该导电体包含设于该第一电子元件上的柱体及连接该柱体的导电盲孔。

10.如权利要求6或7所述的电子封装件的制法，其中，该导电体为设于该第二电子元件上的导电盲孔。

技术总结
本发明提出一种电子封装件及其制法。电子封装件于包覆层中嵌埋相堆叠的第一电子元件与第二电子元件，并以多个导电体分别电性连接该第一电子元件及第二电子元件，再将布线结构设于该包覆层上，且将线路结构设于该布线结构上，以令导电穿孔贯穿该包覆层、布线结构与线路结构并电性连接该布线结构与线路结构，故借由堆叠该第一与第二电子元件于该包覆层中，使该电子封装件满足多功能的需求。

技术研发人员：陈盈儒,阙君桦,陈敏尧,张垂弘
受保护的技术使用者：芯爱科技（南京）有限公司
技术研发日：
技术公布日：2024/8/27