承载结构的制法的制作方法

本发明有关一种半导体制程，尤指一种用以承载芯片的承载结构的制法。

背景技术：

1、目前应用于芯片封装领域的技术，包含有例如芯片尺寸构装(chip scalepackage，简称csp)、芯片直接贴附封装(direct chip attached，简称dca)或多芯片模块封装(multi-chip module，简称mcm)等型态的封装模块。随着终端产品的功能需求增加，半导体芯片需具备更多的输入/输出(i/o)接点，因而用于承载半导体芯片的封装基板的外接垫的数量亦需相对应增加。

2、图1为现有封装基板1的剖视图。如图1所示，该封装基板1包括一核心层10，其具有相对的第一侧10a及第二侧10b，且该核心层10的第一侧10a与第二侧10b分别形成有线路结构11，其中，该线路结构包含多个绝缘层111及多个形成于各该绝缘层111上的线路层11a，且该核心层10具有多个连通该第一侧10a与第二侧10b的导电通孔100，以电性连接该些线路层11a，另该些线路层11a通过导电盲孔110电性连接，并于各该导电盲孔110上设有电性接触垫112。

3、但是，现有封装基板1中，该电性接触垫112的宽度大于该导电盲孔110的宽度，致使该电性接触垫112占用该绝缘层111的表面，使该线路层11a于该绝缘层111上的布设空间受限，因而不利于布设高密度的线路层11a，故难以增加电子产品的功能。

4、因此，如何克服上述现有技术的缺陷，实已成目前亟欲解决的课题。

技术实现思路

1、鉴于上述现有技术的种种缺陷，本发明提供一种承载结构的制法，包括：提供一基板本体，其最外侧配置一第一绝缘层；形成第二绝缘层于该第一绝缘层上，且该第二绝缘层形成有至少一外露该第一绝缘层的开口；于该开口的第一绝缘层中形成盲孔，以令该开口连通该盲孔；移除该第一绝缘层于该盲孔中的部分材料，使该开口的宽度小于该盲孔的宽度；以及形成导电盲孔于该盲孔中，且形成接点线路于该开口中的该导电盲孔上，使该接点线路电性连接该导电盲孔，其中，该接点线路的宽度小于该导电盲孔的宽度。

2、前述的制法中，该二绝缘层上还形成有外露该第一绝缘层的沟槽，以于该沟槽中形成电性连接该接点线路的导电迹线。例如，该导电迹线的表面低于该第二绝缘层的表面。

3、前述的制法中，该接点线路的表面低于该第二绝缘层的表面。

4、前述的制法中，该接点线路的宽度与该导电盲孔的宽度相差3微米。

5、前述的制法中，该第一绝缘层于该盲孔中的部分材料通过除胶制程移除。

6、前述的制法中，还包括形成金属材于该第二绝缘层上及该盲孔与该开口中，再移除该第二绝缘层上的该金属材，以令该盲孔中的该金属材作为该导电盲孔，且该开口中的该金属材作为该接点线路。例如，该第二绝缘层上的该金属材采用蚀刻方式移除。进一步，该蚀刻方式移除该金属材的厚度4～6微米。

7、前述的制法中，该基板本体还包含一核心层，其具有相对的第一侧与第二侧、及至少一连通该第一侧与第二侧的导电通孔，以令该第一绝缘层形成于该核心层的第一侧及/或第二侧上。

8、由上可知，本发明的承载结构的制法，主要通过该接点线路的宽度小于该导电盲孔的宽度，使该接点线路不会占用该第一绝缘层的表面，以利于布设更多导电迹线于该第一绝缘层上，故相比于现有技术，本发明能有效增加布线密度，以利于增加电子产品的功能。

技术特征：

1.一种承载结构的制法，包括：

2.如权利要求1所述的承载结构的制法，其中，该二绝缘层上还形成有外露该第一绝缘层的沟槽，以于该沟槽中形成电性连接该接点线路的导电迹线。

3.如权利要求2所述的承载结构的制法，其中，该导电迹线的表面低于该第二绝缘层的表面。

4.如权利要求1所述的承载结构的制法，其中，该接点线路的表面低于该第二绝缘层的表面。

5.如权利要求1所述的承载结构的制法，其中，该接点线路的宽度与该导电盲孔的宽度相差3微米。

6.如权利要求1所述的承载结构的制法，其中，该第一绝缘层于该盲孔中的部分材料通过除胶制程移除。

7.如权利要求1所述的承载结构的制法，其中，该制法还包括形成金属材于该第二绝缘层上及该盲孔与该开口中，再移除该第二绝缘层上的该金属材，以令该盲孔中的该金属材作为该导电盲孔，且该开口中的该金属材作为该接点线路。

8.如权利要求7所述的承载结构的制法，其中，该第二绝缘层上的该金属材采用蚀刻方式移除。

9.如权利要求8所述的承载结构的制法，其中，该蚀刻方式移除该金属材的厚度4至6微米。

10.如权利要求1所述的承载结构的制法，其中，该基板本体还包含一核心层，其具有相对的第一侧与第二侧、及至少一连通该第一侧与第二侧的导电通孔，以令该第一绝缘层形成于该核心层的第一侧及/或第二侧上。

技术总结
一种承载结构的制法，包括于基板本体的最外侧第一绝缘层上形成第二绝缘层，以通过该第二绝缘层于该第一绝缘层中形成导电盲孔，并于该导电盲孔上形成接点线路，其中，该接点线路的宽度小于该导电盲孔的宽度，以利于布设更多导电迹线于该第一绝缘层上，因而能有效增加布线密度，增加电子产品的功能。

技术研发人员：何孟柔,白裕呈,叶远平,倪沅锠,叶展佑
受保护的技术使用者：矽品精密工业股份有限公司
技术研发日：
技术公布日：2024/10/21