半导体结构及其形成方法与流程

本公开总体涉及半导体结构及其形成方法。

背景技术：

1、集成电路(ic)材料和设计方面的技术进步已经产生了几代ic，其中，每代具有比前几代更小且更复杂的电路。在ic演进的过程中，功能密度(例如，每芯片面积的互连器件的数量)通常增加，而几何尺寸减小。这种缩小过程通常通过提高生产效率和降低相关成本来提供益处。

2、这种缩小也增加了处理和制造ic的复杂性，并且为了实现这些进步，需要ic处理和制造中的类似发展。例如，栅极全环绕(gate-all-around，gaa)晶体管已经被引入以替换平面晶体管。栅极全环绕(gaa)晶体管的结构和制造gaa晶体管的方法正在被开发。

3、gaa晶体管的形成通常包括形成长半导体堆叠和长栅极堆叠，并且然后形成隔离区域以将长半导体堆叠和长栅极堆叠切割成较短部分，使得较短部分可充当所得gaa晶体管的沟道和栅极堆叠。

技术实现思路

1、根据本公开的一个方面，提供了一种形成半导体结构的方法，包括：在半导体衬底之上形成多个半导体结构；在所述多个半导体结构的顶表面和侧壁上形成虚设栅极堆叠；在所述虚设栅极堆叠的侧壁上形成栅极间隔件；蚀刻所述虚设栅极堆叠的第一部分以在所述虚设栅极堆叠中形成贯穿栅极沟槽，其中，所述虚设栅极堆叠包括位于所述第一部分的相反侧的第二部分和第三部分；以及通过所述贯穿栅极沟槽，蚀刻所述多个半导体结构以形成位于所述贯穿栅极沟槽下方并且连接到所述贯穿栅极沟槽的沟槽组，其中，所述沟槽组包括两个最外面的沟槽和位于所述两个最外面的沟槽之间的至少一个内部沟槽，并且其中，所述两个最外面的沟槽比所述至少一个内部沟槽更深。

2、根据本公开的另一方面，提供了一种半导体结构，包括：半导体衬底；多个电介质条带，在所述半导体衬底的主体部分之上；多个半导体结构，突出高于所述半导体衬底的主体部分，其中，所述多个半导体结构通过所述多个电介质条带彼此分离；栅极堆叠，在所述多个半导体结构的顶表面和侧壁上；以及隔离区域，具有与所述栅极堆叠的第二纵向方向平行的第一纵向方向，其中，所述隔离区域包括：贯穿栅极隔离区域，在所述栅极堆叠中；以及多个隔离区域，位于所述贯穿栅极隔离区域下方并且联结到所述贯穿栅极隔离区域，其中，所述多个隔离区域包括两个最外面的隔离区域，以及在所述两个最外面的隔离区域之间的至少一个隔离区域，并且其中，所述两个最外面的隔离区域比所述至少一个隔离区域更深。

3、根据本公开的又一方面，提供了一种半导体结构，包括：体半导体衬底；多个纳米结构，在所述体半导体衬底之上；栅极堆叠，包括上覆于所述多个纳米结构的上部和在所述多个纳米结构之间延伸的下部；以及隔离结构，包括与所述栅极堆叠的第二边缘接触的第一边缘，其中，所述隔离结构包括：上隔离区域；以及多个下隔离区域，位于所述上隔离区域下方并且联结到所述上隔离区域，其中，所述多个下隔离区域包括：第一最外面的隔离区域；以及多个内部隔离区域，通过所述第一最外面的隔离区域与所述多个纳米结构间隔开，其中，所述第一最外面的隔离区域的高度大于所述多个内部隔离区域的高度。

技术特征：

1.一种形成半导体结构的方法，包括：

2.根据权利要求1所述的方法，其中，所述两个最外面的沟槽和所述至少一个内部沟槽通过同一蚀刻工艺形成。

3.根据权利要求1所述的方法，还包括：形成延伸到所述半导体衬底中的多个浅沟槽隔离区域，其中，所述多个半导体结构通过所述多个浅沟槽隔离区域彼此分离。

4.根据权利要求3所述的方法，还包括：形成上覆于所述多个浅沟槽隔离区域的多个高k电介质区域，其中，所述多个高k电介质区域在形成所述沟槽组之后保留。

5.根据权利要求1所述的方法，还包括：在所述虚设栅极堆叠之上形成图案化的硬掩模，其中，所述虚设栅堆叠是使用所述图案化的硬掩模作为蚀刻掩模而被蚀刻的，并且其中，从所述图案化的硬掩模的顶表面到所述虚设栅极堆叠的底表面测量的高度大于130nm。

6.根据权利要求1所述的方法，其中，蚀刻所述多个半导体结构包括从蚀刻气体产生等离子体，并且其中，所述等离子体是使用具有等于27mhz的频率的射频rf源产生的。

7.根据权利要求1所述的方法，其中，所述沟槽组中的沟槽的底部符合曲线，所述曲线的两端为最低，并且从所述两个最外面的沟槽到所述两个最外面的沟槽中间的中间沟槽，所述沟槽的底部的高度逐渐增加。

8.根据权利要求1所述的方法，其中，所述两个最外面的沟槽具有从所述贯穿栅极沟槽的底部测量的第一深度，并且所述两个最外面的沟槽中间的中间沟槽具有从所述贯穿栅极沟槽的底部测量的第二深度，并且其中，所述第一深度与所述第二深度的深度比大于1.2。

9.一种半导体结构，包括：

10.一种半导体结构，包括：

技术总结
本公开涉及半导体结构及其形成方法。一种方法，包括：在半导体衬底之上形成多个半导体结构，在多个半导体结构的顶表面和侧壁上形成虚设栅极堆叠，在虚设栅极堆叠的侧壁上形成栅极间隔件，以及蚀刻虚设栅极堆叠的第一部分以在虚设栅极堆叠中形成贯穿栅极沟槽。虚设栅极堆叠包括位于第一部分的相反侧的第二部分和第三部分。通过贯穿栅极沟槽，多个半导体结构被蚀刻以形成位于贯穿栅极沟槽下方并且连接到贯穿栅极沟槽的沟槽组。沟槽组包括两个最外面的沟槽和位于两个最外面的沟槽之间的至少一个内部沟槽。两个最外面的沟槽比至少一个内部沟槽更深。

技术研发人员：林子敬
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：
技术公布日：2024/1/15