一种基于多层沟槽刻蚀的超级结肖特基二极管及其制备方法

文档序号:35704169发布日期:2023-10-12 04:03阅读:47来源:国知局
一种基于多层沟槽刻蚀的超级结肖特基二极管及其制备方法

本发明属于半导体,具体涉及一种基于多层沟槽刻蚀的超级结肖特基二极管及其制备方法。


背景技术:

1、sic作为第三代宽禁带半导体材料,有着禁带宽度宽、临界击穿电场高、电子饱和漂移速度高和热导率高等优异的材料特性,因此在高压、高频和高温电力电子装置中有着广阔的应用前景。肖特基二极管利用金属与半导体接触形成的金属-半导体结原理制作,开启电压较小。由于肖特基二极管是单载流子导电器件,其击穿电压和正向导通电阻之间存在着“硅极限”问题。要提高肖特基二极管的击穿电压,需要增大漂移区厚度和/或降低漂移区掺杂浓度。但是,这样必然导致肖特基二极管的正向导通压降的升高以及正向导通损耗的增加,从而限制了肖特基二极管在高压领域的应用。超级结技术最早应用于功率mos器件中,利用一系列交替排列的p型掺杂区和n型掺杂区作为漂移层,在反向偏压下p型掺杂区和n型掺杂区形成的pn结耗尽,实现电荷相互补偿,从而使p型和n型区域在高掺杂浓度下能实现高的反向击穿电压,并且其导通电阻更小,超级结的应用使得肖特基二极管的正向和反向性能同时提升。

2、制备的碳化硅超级结肖特基势垒二极管时,更深的沟槽有利于器件性能的提升,目前获得较好的沟槽刻蚀深度往往在6~8μm左右,耐高压性能不佳,若制备更深的沟槽则沟槽回填难度大,回填质量受到影响,而且更深的沟槽下器件上下层电荷失衡严重,器件性能受到影响。


技术实现思路

1、为了解决现有技术中存在的上述问题,本发明提供了一种基于多层沟槽刻蚀的超级结肖特基二极管及其制备方法。本发明要解决的技术问题通过以下技术方案实现:

2、本发明实施例的第一方面提供一种基于多层沟槽刻蚀的超级结肖特基二极管,包括:由下至上依次设置的欧姆接触阴极、n+衬底层、n型碳化硅外延基层、至少一层n型碳化硅外延层和肖特基接触阳极;

3、所述n型碳化硅外延基层开设有底层沟槽;

4、每层所述n型碳化硅外延层开设有沟槽,所述沟槽由上至下贯穿所述n型碳化硅外延层,所述沟槽的内壁与所述底层沟槽的内壁位于同一平面,且所述底层沟槽的内侧壁上覆盖有第一p型离子注入掺杂区,所述沟槽的内侧壁上覆盖有第二p型离子注入掺杂区;

5、所述沟槽和所述底层沟槽内均填充有介质层,所述n型碳化硅外延层的厚度为5~10μm,所述底层沟槽的深度为5~10μm。

6、在本发明的一个实施例中,所述沟槽和所述底层沟槽的纵截面均为倒倒置等腰梯形形状。

7、在本发明的一个实施例中,所述n型碳化硅外延层的数量为两层。

8、在本发明的一个实施例中,所述n型碳化硅外延基层的掺杂浓度为2~6×1016cm-3,所述n型碳化硅外延层的掺杂浓度为4~8×1016cm-3;

9、所述第一p型离子注入掺杂区的掺杂浓度为2~6×1017cm-3,所述第二p型离子注入掺杂区的掺杂浓度为3.2~6×1017cm-3。

10、在本发明的一个实施例中,所述n型碳化硅外延基层的厚度大于所述底层沟槽的深度。

11、在本发明的一个实施例中,所述沟槽和所述底层沟槽的刻蚀角度相同且小于90°。

12、在本发明的一个实施例中,所述介质层的材料为sio2。

13、在本发明的一个实施例中,所述欧姆接触阴极和所述肖特基接触阳极的材料均为镍。

14、在本发明的一个实施例中,所述n+衬底层的材料为n+型碳化硅。

15、本发明实施例的第一方面提供一种基于多层沟槽刻蚀的超级结肖特基二极管的制备方法,应用于制备本发明实施例第一方面提供的肖特基二极管,包括以下步骤:

16、步骤一,在n+衬底层上外延生长一层n型碳化硅外延基层,并在所述n型碳化硅外延基层的表面淀积sio2掩膜层;

17、步骤二,对所述sio2掩膜层和n型碳化硅外延基层进行刻蚀,形成底层沟槽,所述底层沟槽延伸至所述n型碳化硅外延层中;

18、步骤三,对所述底层沟槽的内侧壁进行离子注入,并进行高温退火激活处理,形成第一p型离子注入掺杂区;

19、步骤四,去除所述sio2掩膜层,对所述底层沟槽进行介质填充,形成介质层;

20、步骤五,在所述n型碳化硅外延基层上外延生长一层n型碳化硅外延层,并在所述n型碳化硅外延层的表面淀积sio2掩膜层;

21、步骤六,对sio2掩膜层和n型碳化硅外延层刻蚀至介质层,形成沟槽;所述沟槽的内壁与所述底层沟槽的内壁位于同一平面,所述沟槽由槽口至槽底方向贯穿所述n型碳化硅外延层;

22、步骤七,对所述沟槽的内侧壁进行离子注入,并进行高温退火激活处理,形成第二p型离子注入掺杂区;

23、步骤八,去除所述sio2掩膜层,对所述沟槽进行介质填充,形成介质层;其中,制备至少一层n型碳化硅外延层;

24、步骤十,在所述n+衬底层的背面淀积金属,金属与所述n+衬底层形成欧姆接触,作为欧姆接触阴极;

25、在所述最上层的n型碳化硅外延层的表面溅射金属,金属与所述n型碳化硅外延层形成肖特基接触,作为肖特基接触阳极。

26、本发明的有益效果:

27、本发明的肖特基二极管的底部沟槽和多层沟槽共同构成器件的沟槽结构,利用浅沟槽实现深沟槽结构,提高了器件的耐高压性能,各层沟槽独立进行侧壁离子注入,各外延层掺杂p柱与n柱掺杂浓度相匹配,实现电荷平衡,以提升器件整体的电荷平衡情况。在制备器件的过程中进行多次独立外延生长、侧壁离子注入,实现每层sic漂移区浓度/深度和与之相平衡的p柱浓度/深度多参量的独立控制,可简单、精确地使器件性能达到最佳。

28、以下将结合附图及实施例对本发明做进一步详细说明。



技术特征:

1.一种基于多层沟槽刻蚀的超级结肖特基二极管,其特征在于,包括:由下至上依次设置的欧姆接触阴极(111)、n+衬底层(101)、n型碳化硅外延基层(102)、至少一层n型碳化硅外延层(103)和肖特基接触阳极(108);

2.根据权利要求1所述的一种基于多层沟槽刻蚀的超级结肖特基二极管,其特征在于,所述沟槽(105)和所述底层沟槽(104)的纵截面均为倒倒置等腰梯形形状。

3.根据权利要求1所述的一种基于多层沟槽刻蚀的超级结肖特基二极管,其特征在于,所述n型碳化硅外延层(103)的数量为两层。

4.根据权利要求1所述的一种基于多层沟槽刻蚀的超级结肖特基二极管,其特征在于,所述n型碳化硅外延基层(102)的掺杂浓度为2~6×1016cm-3,所述n型碳化硅外延层(103)的掺杂浓度为4~8×1016cm-3;

5.根据权利要求1所述的一种基于多层沟槽刻蚀的超级结肖特基二极管,其特征在于,所述n型碳化硅外延基层(102)的厚度大于所述底层沟槽(104)的深度。

6.根据权利要求2所述的一种基于多层沟槽刻蚀的超级结肖特基二极管,其特征在于,所述沟槽(105)和所述底层沟槽(104)的刻蚀角度相同且小于90°。

7.根据权利要求2所述的一种基于多层沟槽刻蚀的超级结肖特基二极管,其特征在于,所述介质层(107)的材料为sio2。

8.根据权利要求2所述的一种基于多层沟槽刻蚀的超级结肖特基二极管,其特征在于,所述欧姆接触阴极(111)和所述肖特基接触阳极(108)的材料均为镍。

9.根据权利要求2所述的一种基于多层沟槽刻蚀的超级结肖特基二极管,其特征在于,所述n+衬底层(101)的材料为n+型碳化硅。

10.一种基于多层沟槽刻蚀的超级结肖特基二极管的制备方法,其特征在于,应用于制备如权利要求1-9任一项所述的肖特基二极管,包括以下步骤:


技术总结
本发明公开了一种基于多层沟槽刻蚀的超级结肖特基二极管,包括:由下至上依次设置的欧姆接触阴极、N+衬底层、N型碳化硅外延基层、至少一层N型碳化硅外延层和肖特基接触阳极;N型碳化硅外延基层开设有底层沟槽;每层N型碳化硅外延层开设有沟槽,沟槽由槽口至槽底方向贯穿N型碳化硅外延层,沟槽的内壁与底层沟槽的内壁位于同一平面,且沟槽和底层沟槽的内侧壁上覆盖有第一P型离子注入掺杂区;沟槽和底层沟槽内均填充有介质层,沟槽的深度为5~10μm。本发明还提供一种基于多层沟槽刻蚀的超级结肖特基二极管的制备方法。本发明利用浅沟槽实现深沟槽结构,提高了器件的耐高压性能,实现电荷平衡,以提升器件整体的电荷平衡情况。

技术研发人员:袁昊,雷邑平,汤晓燕,康皓博,宋庆文,张玉明
受保护的技术使用者:西安电子科技大学
技术研发日:
技术公布日:2024/1/15
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1