本申请涉及半导体集成电路制造,具体涉及一种sgt mos器件的终端保护环结构的制造方法。
背景技术:
1、sgt(shielded gate trench屏蔽栅沟槽)mos器件包括形成于mos器件外延层中的sgt结构,该sgt结构将外延层中原先的三角形电场变为类似压缩的梯形电场,从而能够使得外延层的厚度减薄,降低导通电阻。
2、相关技术中sgt mos器件包括形成器件结构的元胞区和起到截止作用的终端耐压区,终端耐压区中形成有保护环结构。但是相关技术保护环结构的耐压不足,从而导致终端耐压区出现低耐压的问题。
技术实现思路
1、本申请提供了一种sgt mos器件的终端保护环结构的制造方法,可以解决相关技术中保护环结构的耐压不足的问题。
2、为了解决背景技术中所述的技术问题,本申请提供一种sgt mos器件的终端保护环结构的制造方法,所述sgt mos器件的终端保护环结构的制造方法包括以下步骤:
3、提供半导体基底层,所述半导体基底层包括第一导电类型外延层,所述第一导电类型外延层的终端耐压区中形成保护环槽;所述保护环槽从所述第一导电类型外延层的表面向下延伸;
4、涂覆光刻胶,所述光刻胶至少覆盖在所述终端耐压区;
5、对所述光刻胶进行曝光显影操作,去除所述保护环槽位置处的光刻胶形成耐压提高区注入图案;
6、进行第二导电类型离子注入,所述第二导电类型离子穿过所述耐压提高区注入图案注入至所述保护环槽的底部,形成耐压提高区注入环;
7、去除剩余光刻胶后,在所述保护环槽的内壁上形成场氧化层;
8、向带有所述场氧化层的保护环槽中沉积多晶硅。
9、可选地,所述保护环槽的环宽为2um至3um。
10、可选地,所述终端耐压区中还形成有深沟槽,所述深沟槽从所述第一导电类型外延层的表面向下延伸。
11、可选地,在所述步骤涂覆光刻胶,所述光刻胶至少覆盖在所述终端耐压区进行前,还进行步骤:形成注入氧化层,所述注入氧化层至少覆盖在所述保护环槽的内表面;
12、进行所述去除剩余光刻胶的步骤后,进行所述在所述保护环槽的内壁上形成场氧化层的步骤前,还进行步骤:
13、去除所述注入氧化层。
14、可选地,所述注入氧化层的厚度范围为4000埃至6000埃。
15、可选地,所述进行第二导电类型离子注入,所述第二导电类型离子穿过所述耐压提高区注入图案注入至所述保护环槽的底部,形成耐压提高区注入环的步骤,包括:
16、以100kev至150kev的注入能量,以455e2atom/cm2的注入剂量,进行第二导电类型离子注入,所述第二导电类型离子穿过所述耐压提高区注入图案注入至所述保护环槽的底部,形成耐压提高区注入环。
17、可选地,所述进行第二导电类型离子注入,所述第二导电类型离子穿过所述耐压提高区注入图案注入至所述保护环槽的底部,形成耐压提高区注入环的步骤中,所述第二导电类型离子注入的注入方向与竖直方向之间的角度为0°至20°。
18、本申请技术方案,至少包括如下优点:本申请中的sgt mos器件的终端保护环结构的制造方法可以提高保护环结构的耐压。
1.一种sgt mos器件的终端保护环结构的制造方法,其特征在于,所述sgt mos器件的终端保护环结构的制造方法包括以下步骤:
2.如权利要求1所述的sgt mos器件的终端保护环结构的制造方法,其特征在于,所述保护环槽的环宽为2um至3um。
3.如权利要求1所述的sgt mos器件的终端保护环结构的制造方法,其特征在于,所述终端耐压区中还形成有深沟槽,所述深沟槽从所述第一导电类型外延层的表面向下延伸。
4.如权利要求1所述的sgt mos器件的终端保护环结构的制造方法,其特征在于,在所述步骤涂覆光刻胶,所述光刻胶至少覆盖在所述终端耐压区进行前,还进行步骤:形成注入氧化层,所述注入氧化层至少覆盖在所述保护环槽的内表面;
5.如权利要求4所述的sgt mos器件的终端保护环结构的制造方法,其特征在于,所述注入氧化层的厚度范围为4000埃至6000埃。
6.如权利要求1所述的sgt mos器件的终端保护环结构的制造方法,其特征在于,所述进行第二导电类型离子注入,所述第二导电类型离子穿过所述耐压提高区注入图案注入至所述保护环槽的底部,形成耐压提高区注入环的步骤,包括:
7.如权利要求1所述的sgt mos器件的终端保护环结构的制造方法,其特征在于,所述进行第二导电类型离子注入,所述第二导电类型离子穿过所述耐压提高区注入图案注入至所述保护环槽的底部,形成耐压提高区注入环的步骤中,所述第二导电类型离子注入的注入方向与竖直方向之间的角度为0°至20°。