一种双沟道SOI-LDMOS晶体管

本发明属于半导体高压功率集成电路用器件领域，具体为双沟道绝缘层上硅(silicon-on-insulator,soi)横向双扩散金属氧化物半导体(lateral double-diffusedmetal-oxide-semiconductor,ldmos)晶体管。

背景技术：

1、横向双扩散金属氧化物半导体晶体管由于具有耐高压、大电流驱动能力和极低功耗等特点，被广泛应用于电源管理电路中。因此提高击穿电压和降低导通电阻成为了研究人员用以改善器件性能的两个重要发展方向。但由于击穿电压和导通电阻之间具有矛盾关系，即硅极限问题。因此研究人员发明了众多技术以解决此问题，例如超结技术，结终端技术，resurf技术等等。

2、soi-ldmos由于其高压与低压单元之间以及有源层与衬底之间采用介质隔离而非pn结隔离。因此soi-ldmos具有寄生效应小，泄露电流低，集成度高以及无自锁效应等优点，在低功耗、高温、高速以及抗辐射等领域备受青睐。

技术实现思路

1、本发明的目的是为功率集成电路的发展提供一种具有高击穿电压、低导通电阻、高驱动能力的ldmos晶体管。

2、本发明提供一种双沟道soi-ldmos晶体管，其包括依次层叠设置的衬底层、埋氧层、硅膜层和器件顶层。所述的硅膜层包括源区、外p-body区、内p-body区、外漂移区、内漂移区、漏区和隔离区。内p-body区和内漂移区并排设置在源区与漏区之间，并与埋氧层贴合。外p-body区和外漂移区并排设置在源区与漏区之间。所述的内p-body区、内漂移区与外p-body区、外漂移区通过隔离区分隔。

3、所述的埋氧层中设置有第一栅电极。所述的第一栅电极的一端与内p-body区朝向埋氧层的侧面对齐且间隔设置。第一栅电极的另一端引出至埋氧层以外。

4、所述的器件顶层包括源电极、第二栅电极、栅氧化层和漏电极；源电极、漏电极分别贴合在源区和漏区上。栅氧化层贴合在外p-body区上；第二栅电极贴合在栅氧化层上；第一栅电极与第二栅电极电连接。

5、作为优选，所述的外p-body区与外漂移区的相对侧面贴合；内p-body区与内漂移区的相对侧面贴合；外p-body区、隔离区和内p-body区远离漏区的侧面均与源区贴合；内p-body区、隔离区和内漂移区远离源区的侧面均与漏区贴合。在晶体管工作过程中，第一栅电极的横向段与内p-body区之间形成第一条沟道；第二栅电极与外p-body区之间形成第二条沟道。

6、作为优选，所述的内p-body区的长度大于外p-body区的长度。

7、作为优选，所述的内p-body区的长度为9.5μm；内p-body区与内漂移区的长度之和为20μm。

8、作为优选，所述外漂移区的掺杂浓度为0。内漂移区与外漂移区的掺杂浓度之和取使得击穿电压达到最大的值。

9、作为优选，所述的内p-body区、内漂移区、外p-body区和外漂移区均与隔离区贴合。

10、作为优选，第一栅电极采用多晶硅，且呈l形结构，包括连接在一起的横向段和纵向段。横向段埋设在埋氧层内。横向段远离纵向段的端部与内p-body区对齐；纵向段位于源区远离外p-body区的一侧，且与源区之间设有间隙。

11、作为优选，所述衬底层的长度为25μm，厚度为15.5μm，掺杂浓度为1×1014cm-3。埋氧层的厚度为1μm；硅膜层的厚度为2.5μm；源区的长度为2μm，厚度为2.5μm；栅氧化层的厚度为0.04μm；漏区的长度为2μm，厚度为2.5μm，源区和漏区的掺杂浓度均为1×1020cm-3；外p-body区、内p-body区、外漂移区和内漂移区的厚度均为1μm。外p-body区的长度为3μm，掺杂浓度为1×1017cm-3；内p-body区的掺杂浓度为1×1017cm-3；内漂移区的掺杂浓度为1.1×1016cm-3；第一栅电极与内p-body区的间距为0.05μm；

12、作为优选，所述衬底层的掺杂类型为p型，掺杂材料为硅材料。

13、作为优选，所述的埋氧层和栅氧化层均采用二氧化硅材料。

14、本发明具有的有益效果是：

15、1.本发明在源区与漏区之间设置通过隔离区隔开的两组p-body区、漂移区，并配合埋入埋氧层内的第一栅电极和处于器件顶层的第二栅电极，在晶体管中引入双沟道，使得高压ldmos器件硅膜层容纳载流子的能力更强，电流增大，导通电阻减小。

16、2.本发明中内p-body区与内漂移区之间会产生额外的电场峰值对器件的表面电场进行调制，使得表面电场更加均匀平缓，改善了器件的resurf效应，有助于提升器件横向击穿电压。

技术特征：

1.一种双沟道soi-ldmos晶体管，包括依次层叠设置的衬底层(9)、埋氧层(8)、硅膜层和器件顶层；其特征在于：所述的硅膜层包括源区(1)、外p-body区(2)、内p-body区(5)、外漂移区(3)、内漂移区(6)、漏区(4)和隔离区(7)；内p-body区(5)和内漂移区(6)并排设置在源区(1)与漏区(4)之间，并与埋氧层(8)贴合；外p-body区(2)和外漂移区(3)并排设置在源区(1)与漏区(4)之间；所述的内p-body区(5)、内漂移区(6)与外p-body区(2)、外漂移区(3)通过隔离区(7)分隔；

2.根据权利要求1所述一种双沟道soi-ldmos晶体管，其特征在于：所述的外p-body区(2)与外漂移区(3)的相对侧面贴合；内p-body区(5)与内漂移区(6)的相对侧面贴合；外p-body区(2)、隔离区(7)和内p-body区(5)远离漏区(4)的侧面均与源区(1)贴合；内p-body区(5)、隔离区(7)和内漂移区(6)远离源区(1)的侧面均与漏区(4)贴合；在晶体管工作过程中，第一栅电极(10)的横向段与内p-body区(5)之间形成第一条沟道；第二栅电极(12)与外p-body区(2)之间形成第二条沟道。

3.根据权利要求1所述一种双沟道soi-ldmos晶体管，其特征在于：所述的内p-body区(5)的长度大于外p-body区(2)的长度。

4.根据权利要求1所述一种双沟道soi-ldmos晶体管，其特征在于：所述的内p-body区(5)的长度为9.5μm；内p-body区(5)与内漂移区(6)的长度之和为20μm。

5.根据权利要求1所述一种双沟道soi-ldmos晶体管，其特征在于：所述外漂移区(3)的掺杂浓度为0；内漂移区(6)与外漂移区(3)的掺杂浓度之和取使得击穿电压达到最大的值。

6.根据权利要求1所述一种双沟道soi-ldmos晶体管，其特征在于：所述的内p-body区(5)、内漂移区(6)、外p-body区(2)和外漂移区(3)均与隔离区(7)贴合。

7.根据权利要求1所述一种双沟道soi-ldmos晶体管，其特征在于：第一栅电极(10)采用多晶硅，且呈l形结构，包括连接在一起的横向段和纵向段；横向段埋设在埋氧层(8)内；横向段远离纵向段的端部与内p-body区(5)对齐；纵向段位于源区(1)远离外p-body区(2)的一侧，且与源区(1)之间设有间隙。

8.根据权利要求1所述一种双沟道soi-ldmos晶体管，其特征在于：所述衬底层(9)的长度为25μm，厚度为15.5μm，掺杂浓度为1×1014cm-3；埋氧层(8)的厚度为1μm；硅膜层的厚度为2.5μm；源区的长度为2μm，厚度为2.5μm；栅氧化层(13)的厚度为0.04μm；漏区的长度为2μm，厚度为2.5μm，源区和漏区的掺杂浓度均为1×1020cm-3；外p-body区(2)、内p-body区(5)、外漂移区(3)和内漂移区(6)的厚度均为1μm；外p-body区(2)的长度为3μm，掺杂浓度为1×1017cm-3；内p-body区(5)的掺杂浓度为1×1017cm-3；内漂移区(6)的掺杂浓度为1.1×1016cm-3；第一栅电极(10)与内p-body区(5)的间距为0.05μm。

9.根据权利要求1所述一种双沟道soi-ldmos晶体管，其特征在于：所述衬底层(9)的掺杂类型为p型，掺杂材料为硅材料。

10.根据权利要求1所述一种双沟道soi-ldmos晶体管，其特征在于：所述的埋氧层(8)和栅氧化层(13)均采用二氧化硅材料。

技术总结
本发明公开了一种具有双沟道SOI‑LDMOS晶体管；该晶体管包括依次层叠设置的衬底层、埋氧层、硅膜层和器件顶层。所述的硅膜层包括源区、外P‑body区、内P‑body区、外漂移区、内漂移区、漏区和隔离区。内P‑body区和内漂移区并排设置在源区与漏区之间。外P‑body区和外漂移区并排设置在源区与漏区之间。所述的内P‑body区、内漂移区与外P‑body区、外漂移区通过隔离区分隔。本发明在源区与漏区之间设置通过隔离区隔开的两组P‑body区、漂移区，并配合埋入埋氧层内的第一栅电极和处于器件顶层的第二栅电极，在晶体管中引入双沟道，使得晶体管硅膜层容纳载流子的能力更强，电流增大，导通电阻减小。

技术研发人员：胡月,吴成飞,王天赐,王高峰
受保护的技术使用者：杭州电子科技大学温州研究院有限公司
技术研发日：
技术公布日：2024/1/16