本公开涉及一种包括氧化物半导体图案的薄膜晶体管的阵列基板,更具体地,涉及一种使设置在基板上的薄膜晶体管能够实现低灰度表现、漏电流阻断以及阈值电压增加的薄膜晶体管阵列基板以及包括该薄膜晶体管阵列基板的显示设备。具体地,本公开涉及一种显示设备,其中驱动薄膜晶体管的s-因子值增加,从而能够实现宽范围的灰度表现的同时实现快速的开关操作。
背景技术:
1、近来,随着多媒体的发展,平面显示设备的重要性增加。为了应对这种情况,诸如液晶显示设备、等离子体显示设备、有机发光显示设备等的平面显示设备正在商业化。在这些平面显示设备中,当前主要使用有机发光显示设备,因为该显示设备具有快速响应时间、高亮度和宽视角。
2、在这样的有机发光显示设备中,多个像素以矩阵形式设置,并且每个像素包括由有机发光层表示的发光器件部分和由薄膜晶体管(以下称为“tft”)表示的像素电路部分。像素电路部分包括被配置为通过供应驱动电流来使有机发光元件工作的驱动tft和被配置为向驱动tft供应栅极信号的开关tft。
3、此外,可以在有机发光显示设备的非显示区域中设置被配置为向每个像素提供栅极信号的栅极驱动电路部分。
4、与此相关,本公开涉及一种薄膜晶体管的阵列基板以及包括该阵列基板的显示设备,该薄膜晶体管的阵列基板设置在像素处(具体地,设置在子像素的像素电路部分处)并且被配置为在关断状态下阻断漏电流并且即使在低灰度级下也实现自由灰度表现。
技术实现思路
1、因此,本公开涉及一种包括氧化物半导体图案的薄膜晶体管阵列基板以及包括该薄膜晶体管阵列基板的显示设备,其基本上消除了由于现有技术的限制和缺点而导致的一个或多个问题。
2、本公开的一个目的是提供一种在关断状态下表现漏电流阻断效果大的设置在像素内的薄膜晶体管。
3、本公开的另一个目的是提供一种使用氧化物半导体图案作为其有源层的薄膜晶体管,以确保高阈值电压的同时在低灰度级下实现自由灰度表现。
4、本公开的又一个目的是提供一种具有增加的s-因子值的薄膜晶体管的阵列基板以及包括该薄膜晶体管的阵列基板的显示设备。
5、本公开的附加优点、目的和特征将在以下描述中部分阐述,并且在对以下内容进行检阅后,对于本领域普通技术人员而言将部分变得明显,或者可以从本公开的实践中获悉。可以通过书面说明书、其权利要求以及附图中特别指出的结构来实现和获得本公开的目的和其他优点。
6、为了实现这些目的和其它优点并且根据本公开的目的,如同本文中体现并且广义描述的,一种薄膜晶体管阵列基板,包括:基板,所述基板包括显示区域和设置在显示区域周围的非显示区域;以及第一薄膜晶体管,所述第一薄膜晶体管设置在基板上,其中,第一薄膜晶体管包括:第一氧化物半导体图案,所述第一氧化物半导体图案设置在基板上方;第一栅极,所述第一栅极设置在第一氧化物半导体图案下方并且与第一氧化物半导体图案重叠;第一源极和第一漏极,所述第一源极和所述第一漏极设置在第一氧化物半导体图案上方并且与第一氧化物半导体图案连接;以及第一遮光图案,所述第一遮光图案设置在第一氧化物半导体图案上方并且与第一氧化物半导体图案重叠,第一遮光图案与第一源极和第一漏极中的一个连接。
7、薄膜晶体管阵列基板可以进一步包括设置在基板上的第二薄膜晶体管。第二薄膜晶体管可以包括:第二氧化物半导体图案,所述第二氧化物半导体图案设置在基板上方;第二栅极,所述第二栅极设置在第二氧化物半导体图案下方并且与第二氧化物半导体图案重叠;第二源极和第二漏极,所述第二源极和所述第二漏极设置在第二氧化物半导体图案上方并且与第二氧化物半导体图案连接;以及第二遮光图案,所述第二遮光图案设置在第二氧化物半导体图案上方并且与第二氧化物半导体图案重叠。
8、第一栅极和第一遮光图案中的至少一个可以包括半导体材料层。
9、第二栅极和第二遮光图案中的至少一个可以包括半导体材料层。
10、薄膜晶体管阵列基板可以进一步包括设置在基板上的第三薄膜晶体管。第三薄膜晶体管可以包括:多晶半导体图案,所述多晶半导体图案设置在基板上;第三栅极,所述第三栅极设置在多晶半导体图案上并且与多晶半导体图案重叠;以及第三源极和第三漏极,所述第三源极和所述第三漏极设置在多晶半导体图案上方并且与多晶半导体图案连接。
11、第一薄膜晶体管可以是被配置为驱动显示区域中的像素的驱动薄膜晶体管。第二薄膜晶体管可以是设置在所述像素中的开关薄膜晶体管。
12、第三薄膜晶体管可以是设置在显示区域和非显示区域中的至少一个中的开关薄膜晶体管。
13、半导体材料层可以由p型半导体材料制成。第一氧化物半导体图案和第二氧化物半导体图案中的每一个可以由n型半导体材料制成。
14、多晶半导体图案和半导体材料层中的每一个可以由p型半导体材料制成。第一氧化物半导体图案和第二氧化物半导体图案中的每一个可以由n型半导体材料制成。
15、第一栅极、第一遮光图案、第二栅极和第二遮光图案中的至少一个可以具有金属图案和半导体材料层的层叠结构。
16、半导体材料层的光反射率可以低于金属图案的光反射率。
17、薄膜晶体管阵列基板可以进一步包括设置在基板上的存储电容器。存储电容器可以包括与第三栅极设置在同一层上的第一电极以及与第一遮光图案设置在同一层上的第二电极。
18、多晶半导体图案、第一栅极以及第二栅极可以设置在同一层上。
19、第一栅极、第二栅极以及第三栅极可以设置在同一层上。
20、第二栅极和第二遮光图案可以相互电连接以构成双栅极。
21、第一氧化物半导体图案与第一遮光图案之间产生的第一寄生电容可以大于第一氧化物半导体图案与第一栅极之间产生的第二寄生电容。
22、第一氧化物半导体图案与第一遮光图案之间的第一距离可以小于第一氧化物半导体图案与第一栅极之间的第二距离。
23、多晶半导体图案和半导体材料层可以由相同类型的半导体材料构成。
24、第一栅极和第二栅极中的每一个可以具有金属图案和半导体材料层按照该顺序依次被层叠的结构。第一遮光图案和第二遮光图案中的每一个可以具有半导体材料层和金属图案按照该顺序依次被层叠的结构。
25、在本公开的另一方案中,提供一种显示设备,包括薄膜晶体管阵列基板和发光器件部分。发光器件部分与第一薄膜晶体管连接。发光器件部分包括与第一漏极连接的阳极、与阳极相对应的阴极以及设置在阳极与阴极之间的有机发光层。
26、本公开的目的不限于上述目的,本领域普通技术人员将从以下详细描述中更清楚地理解尚未描述的本公开的其他目的。
1.一种薄膜晶体管阵列基板,包括:
2.根据权利要求1所述的薄膜晶体管阵列基板,进一步包括:
3.根据权利要求2所述的薄膜晶体管阵列基板,其中,所述第一栅极和所述第一遮光图案中的至少一个包括半导体材料层。
4.根据权利要求2所述的薄膜晶体管阵列基板,其中,所述第二栅极和所述第二遮光图案中的至少一个包括半导体材料层。
5.根据权利要求3所述的薄膜晶体管阵列基板,其中,所述第二栅极和所述第二遮光图案中的至少一个包括半导体材料层。
6.根据权利要求2至5中的任一项所述的薄膜晶体管阵列基板,进一步包括设置在所述基板上的第三薄膜晶体管,
7.根据权利要求2所述的薄膜晶体管阵列基板,其中,所述第一薄膜晶体管是被配置为驱动所述显示区域中的像素的驱动薄膜晶体管,所述第二薄膜晶体管是设置在所述像素中的开关薄膜晶体管。
8.根据权利要求6所述的薄膜晶体管阵列基板,其中,所述第三薄膜晶体管是设置在所述显示区域和所述非显示区域中的至少一个中的开关薄膜晶体管。
9.根据权利要求3至5中的任一项所述的薄膜晶体管阵列基板,其中,所述半导体材料层由p型半导体材料制成,并且所述第一氧化物半导体图案和所述第二氧化物半导体图案中的每一个由n型半导体材料制成。
10.根据权利要求6所述的薄膜晶体管阵列基板,其中,所述多晶半导体图案和所述半导体材料层中的每一个由p型半导体材料制成,并且所述第一氧化物半导体图案和所述第二氧化物半导体图案中的每一个由n型半导体材料制成。
11.根据权利要求3至5中的任一项所述的薄膜晶体管阵列基板,其中,所述第一栅极、所述第一遮光图案、所述第二栅极和所述第二遮光图案中的至少一个具有金属图案和半导体材料层的层叠结构。
12.根据权利要求11所述的薄膜晶体管阵列基板,其中,所述半导体材料层的光反射率低于所述金属图案的光反射率。
13.根据权利要求6所述的薄膜晶体管阵列基板,进一步包括设置在所述基板上的存储电容器,
14.根据权利要求6所述的薄膜晶体管阵列基板,其中,所述多晶半导体图案、所述第一栅极以及所述第二栅极设置在同一层上。
15.根据权利要求6所述的薄膜晶体管阵列基板,其中,所述第一栅极、所述第二栅极以及所述第三栅极设置在同一层上。
16.根据权利要求2所述的薄膜晶体管阵列基板,其中,所述第二栅极和所述第二遮光图案相互电连接以构成双栅极。
17.根据权利要求1所述的薄膜晶体管阵列基板,其中,所述第一氧化物半导体图案与所述第一遮光图案之间产生的第一寄生电容大于所述第一氧化物半导体图案与所述第一栅极之间产生的第二寄生电容。
18.根据权利要求1所述的薄膜晶体管阵列基板,其中,所述第一氧化物半导体图案与所述第一遮光图案之间的第一距离小于所述第一氧化物半导体图案与所述第一栅极之间的第二距离。
19.根据权利要求10所述的薄膜晶体管阵列基板,其中,所述多晶半导体图案和所述半导体材料层由相同类型的半导体材料构成。
20.根据权利要求11所述的薄膜晶体管阵列基板,其中,所述第一栅极和所述第二栅极中的每一个具有所述金属图案和所述半导体材料层按照该顺序依次层叠的结构,并且所述第一遮光图案和所述第二遮光图案中的每一个具有所述半导体材料层和所述金属图案按照该顺序依次层叠的结构。
21.一种显示设备,包括: