集成电路和非易失性存储器件的制作方法

本公开涉及集成电路，更具体地，涉及包括电容器的集成电路以及包括电容器的非易失性存储器件。

背景技术：

1、随着半导体工艺技术的发展，集成电路的高度集成已经在加速。例如，金属-绝缘体-金属(mim)电容器(其可以包括第一电极、第二电极以及在第一电极和第二电极之间的电介质材料)可能需要这样的结构，其通过克服mim电容器的空间限制和/或设计规则限制而能够保持期望的电特性和/或提高电容。

技术实现思路

1、本公开的各方面提供一种包括电容器结构的集成电路以及包括该电容器结构的非易失性存储器件，该电容器结构当与相关电容器相比时以相对小的尺寸具有高电容。

2、根据本公开的一方面，提供一种集成电路。该集成电路包括基板和电容器结构，该电容器结构在垂直方向上设置在基板之上，该电容器结构包括：第一电极，配置为接收第一电压并包括具有第一图案化侧表面的至少一条第一金属线；第二电极，配置为接收第二电压并包括具有第二图案化侧表面的至少一条第二金属线；以及电介质层，设置在第一电极和第二电极之间。所述至少一条第一金属线和所述至少一条第二金属线在第一水平方向上延伸。第一电极、第二电极和电介质层设置在同一层上。所述至少一条第二金属线在第二水平方向上与所述至少一条第一金属线间隔开。

3、根据本公开的一方面，提供一种集成电路。该集成电路包括基板和电容器结构，该电容器结构在垂直方向上设置在基板之上，该电容器结构包括配置为接收第一电压的第一电极、配置为接收第二电压的第二电极以及设置在第一电极和第二电极之间的电介质层。第一电压不同于第二电压。第一电极包括在第一水平方向上延伸的第一金属线和在第一水平方向上延伸的第二金属线。第二金属线在垂直方向上设置在第一金属线之上，并且联接到第一金属线。第二电极包括在第一水平方向上延伸的第三金属线和在第一水平方向上延伸的第四金属线。第三金属线在第二水平方向上与第一金属线间隔开，并设置在与第一金属线相同的第一水平。第四金属线在第二水平方向上与第二金属线间隔开，设置在与第二金属线相同的第二水平，并且联接到第三金属线。第一金属线、第二金属线、第三金属线和第四金属线中的每条的侧表面包括在垂直方向上延伸的相应图案。

4、根据本公开的一方面，提供一种非易失性存储器件。该非易失性存储器件包括存储单元阵列和电压发生器，该存储单元阵列包括分别联接到多条字线的多个存储单元，该电压发生器包括电荷泵，该电荷泵包括配置为产生施加到所述多条字线的电压的至少一个电容器。所述至少一个电容器包括设置在同一层上的第一电极、电介质层和第二电极。第一电极包括具有第一图案化侧表面、在第一水平方向上延伸并配置为接收第一电压的至少一条第一金属线。第二电极包括具有第二图案化侧表面、在第一水平方向上延伸、在第二水平方向上与所述至少一条第一金属线间隔开并配置为接收第二电压的至少一条第二金属线。第二电压不同于第一电压。

5、附加的方面在以下的描述中被部分地阐述，并部分地可以从该描述而变得明显，或者可以通过实施所呈现的实施方式而获知。

技术特征：

1.一种集成电路，包括：

2.根据权利要求1所述的集成电路，其中所述至少一条第一金属线的第一上表面的第一水平与所述至少一条第二金属线的第二上表面的第二水平相匹配。

3.根据权利要求1所述的集成电路，其中：

4.根据权利要求3所述的集成电路，其中：

5.根据权利要求1所述的集成电路，其中：

6.根据权利要求5所述的集成电路，其中：

7.根据权利要求1所述的集成电路，其中：

8.根据权利要求7所述的集成电路，其中：

9.根据权利要求8所述的集成电路，其中：

10.根据权利要求1所述的集成电路，其中：

11.根据权利要求10所述的集成电路，其中

12.根据权利要求1所述的集成电路，其中：

13.根据权利要求12所述的集成电路，其中

14.根据权利要求1所述的集成电路，其中：

15.根据权利要求1所述的集成电路，其中：

16.根据权利要求15所述的集成电路，其中：

17.一种集成电路，包括：

18.根据权利要求17所述的集成电路，其中：

19.一种非易失性存储器件，包括：

20.根据权利要求19所述的非易失性存储器件，其中

技术总结
本公开提供了集成电路和非易失性存储器件。在一些实施方式中，一种集成电路包括基板和电容器结构，该电容器结构在垂直方向上设置在基板上方，包括配置为接收第一电压并包括具有第一图案化侧表面的至少一条第一金属线的第一电极、配置为接收第二电压并包括具有第二图案化侧表面的至少一条第二金属线的第二电极、以及设置在第一电极和第二电极之间的电介质层。所述至少一条第一金属线和所述至少一条第二金属线在第一水平方向上延伸。第一电极、第二电极和电介质层设置在同一层上。所述至少一条第二金属线在第二水平方向上与所述至少一条第一金属线间隔开。

技术研发人员：金容俊
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/5/6