一种半导体结构及其制造方法与流程

本发明涉及半导体制造领域，特别涉及一种半导体结构及其制造方法。

背景技术：

1、图像传感器能够利用光电器件的光电转换功能将感光面上的光像转换为与光像成相应比例关系的电信号；图像传感器包括逻辑区域和像素区域，像素区域可以将接收到的光信号转换为相应比例的电信号，而逻辑区域可以处理电信号，形成图像数据。

2、然而，在形成逻辑区域和像素区域时，往往会出现掩膜残留、部分沟槽过度蚀刻等问题。因此，形成逻辑区域和像素区域的良率难以提升。

技术实现思路

1、本发明的目的在于提供一种半导体结构及其制造方法，提升在半导体上形成逻辑区和像素区的制造良率。

2、为解决上述技术问题，本发明是通过以下技术方案实现的：

3、本发明提供了一种半导体结构，至少包括：

4、衬底，所述衬底包括逻辑区和像素区；

5、堆叠掩膜层，设置在所述衬底上，所述堆叠掩膜层覆盖所述逻辑区和所述像素区；

6、台阶结构，设置在所述堆叠掩膜层上，且所述台阶结构位于所述逻辑区和所述像素区的分界处；

7、第一类型沟槽，穿过所述堆叠掩膜层并延伸至所述衬底中，其中所述第一类型沟槽位于所述像素区；

8、第二类型沟槽，穿过所述堆叠掩膜层并延伸至所述衬底中，其中所述第二类型沟槽位于所述逻辑区，且所述第二类型沟槽的深度大于所述第一类型沟槽的深度；以及

9、光阻层，填充在所述第一类型沟槽中，且所述光阻层覆盖所述像素区。

10、在本发明一实施例中，所述台阶结构包括第一台阶面和第二台阶面，所述第一台阶面位于所述逻辑区，所述第二台阶面位于所述像素区，所述第一台阶面和所述第二台阶面间具有高度差。

11、在本发明一实施例中，所述光阻层覆盖在所述第二台阶面上。

12、在本发明一实施例中，所述堆叠掩膜层包括第一硬掩膜层，所述第一硬掩膜层覆盖在所述逻辑区和所述像素区。

13、在本发明一实施例中，所述堆叠掩膜层包括保护氧化层，所述保护氧化层覆盖在所述第一硬掩膜层上。

14、在本发明一实施例中，所述堆叠掩膜层包括第二硬掩膜层，所述第二硬掩膜层覆盖在所述保护氧化层上，所述台阶结构设置在所述第二硬掩膜层上。

15、在本发明一实施例中，在蚀刻去除所述第二硬掩膜层和所述保护氧化层后，所述第一硬掩膜层在所述逻辑区和所述像素区的表面高度相等。

16、本发明提供了一种半导体结构的制造方法，包括以下步骤：

17、提供一衬底，在所述衬底上划分出逻辑区和像素区；

18、形成堆叠掩膜层于所述衬底上，所述堆叠掩膜层覆盖所述逻辑区和所述像素区；

19、形成台阶结构于所述堆叠掩膜层上，所述台阶结构位于所述逻辑区和所述像素区的分界处；

20、蚀刻所述逻辑区和所述像素区中的所述堆叠掩膜层和所述衬底，形成多个第一类型沟槽；

21、填充位于所述像素区的所述第一类型沟槽，形成光阻层，所述光阻层覆盖所述像素区；以及

22、蚀刻位于所述逻辑区的所述第一类型沟槽，形成第二类型沟槽，所述第二类型沟槽的深度大于所述第一类型沟槽的深度。

23、在本发明一实施例中，形成所述堆叠掩膜层的步骤包括：

24、形成第一硬掩膜层于所述衬底上，所述第一硬掩膜层覆盖所述逻辑区和所述像素区；

25、形成保护氧化层于所述第一硬掩膜层上；以及

26、形成第二硬掩膜层于所述保护氧化层上。

27、在本发明一实施例中，形成所述第二类型沟槽后，蚀刻去除第二硬掩膜层，并研磨去除所述保护氧化层和部分所述第一硬掩膜层，所述第一硬掩膜层在所述像素区和所述逻辑区的表面高度相等。

28、如上所述，本发明提供了一种半导体结构及其制造方法，本申请意想不到的效果是，能够在无氮化硅残留且不损伤衬底的同时，将像素区和逻辑区集成在同一衬底上，且像素区中的浅槽隔离结构和逻辑区的深槽隔离结构的表面齐平；根据本发明提供的半导体结构及其制造方法，能够形成电学性能更稳定更好的半导体器件；且根据本发明提供的半导体结构及其制造方法，制程良率较高，损耗小。

29、当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

技术特征：

1.一种半导体结构，其特征在于，至少包括：

2.根据权利要求1所述的一种半导体结构，其特征在于，所述台阶结构包括第一台阶面和第二台阶面，所述第一台阶面位于所述逻辑区，所述第二台阶面位于所述像素区，所述第一台阶面和所述第二台阶面间具有高度差。

3.根据权利要求2所述的一种半导体结构，其特征在于，所述光阻层覆盖在所述第二台阶面上。

4.根据权利要求1所述的一种半导体结构，其特征在于，所述堆叠掩膜层包括第一硬掩膜层，所述第一硬掩膜层覆盖在所述逻辑区和所述像素区。

5.根据权利要求4所述的一种半导体结构，其特征在于，所述堆叠掩膜层包括保护氧化层，所述保护氧化层覆盖在所述第一硬掩膜层上。

6.根据权利要求5所述的一种半导体结构，其特征在于，所述堆叠掩膜层包括第二硬掩膜层，所述第二硬掩膜层覆盖在所述保护氧化层上，所述台阶结构设置在所述第二硬掩膜层上。

7.根据权利要求6所述的一种半导体结构，其特征在于，在蚀刻去除所述第二硬掩膜层和所述保护氧化层后，所述第一硬掩膜层在所述逻辑区和所述像素区的表面高度相等。

8.一种半导体结构的制造方法，其特征在于，包括以下步骤：

9.根据权利要求8所述的一种半导体结构的制造方法，其特征在于，形成所述堆叠掩膜层的步骤包括：

10.根据权利要求9所述的一种半导体结构的制造方法，其特征在于，形成所述第二类型沟槽后，蚀刻去除第二硬掩膜层，并研磨去除所述保护氧化层和部分所述第一硬掩膜层，所述第一硬掩膜层在所述像素区和所述逻辑区的表面高度相等。

技术总结
本发明公开了一种半导体结构及其制造方法，所述半导体结构至少包括：衬底，衬底包括逻辑区和像素区；堆叠掩膜层，设置在衬底上，堆叠掩膜层覆盖逻辑区和像素区；台阶结构，设置在堆叠掩膜层上，且台阶结构位于逻辑区和像素区的分界处；第一类型沟槽，穿过堆叠掩膜层并延伸至衬底中，其中第一类型沟槽位于像素区；第二类型沟槽，穿过堆叠掩膜层并延伸至衬底中，其中第二类型沟槽位于逻辑区，且第二类型沟槽的深度大于第一类型沟槽的深度；以及光阻层，填充在第一类型沟槽中，且光阻层覆盖像素区。本发明提供了一种半导体结构及其制造方法，以提升在半导体上形成逻辑区和像素区的制造良率。

技术研发人员：陈杨,林成芝
受保护的技术使用者：合肥晶合集成电路股份有限公司
技术研发日：
技术公布日：2024/1/15