一种SGT-MOSFET的制作方法与流程

本发明属于半导体，尤其涉及一种sgt-mosfet的制作方法。

背景技术：

1、目前，在半导体器件技术中，屏蔽栅沟槽型场效应管(shielded-gate trenchmosfet，sgt-mosfet)与传统沟槽型mosfet相比，在pn结垂直耗尽的基础上引入了水平耗尽，将器件电场由三角形分布改变为近似矩形分布，在采用同样掺杂浓度的外延材料规格情况下，器件可以获得更高的击穿电压。同时，由隔离氧化层(ipo)分隔的屏蔽栅结构的引入，可以极大降低mosfet的米勒电容，有助于降低期间的开关损耗。

2、现有技术中常规的屏蔽栅功率半导体器件的制作方法包括如下步骤：

3、准备一衬底1，在衬底1上形成外延层2，在外延层2上形成二氧化硅的阻挡层3，如图1a所示；

4、对外延层2和阻挡层3进行蚀刻形成沟槽4，如图1b所示；

5、在沟槽4的侧壁和底部形成场氧化层6，如图1c所示；

6、进行沉积第一多晶硅7填满沟槽4，如图1d所示，

7、两次回刻第一多晶硅7，如图1e所示(第一次回刻至沟槽4的口沿处，第二次仅对有源区沟槽进行回刻，本领域技术人员可以从其他相关技术文件中得知终端区沟槽的相关处理方法)；

8、如图1f所示，去除外露的场氧化层6；去除氧化层的工艺一般为湿法蚀刻，因此蚀刻后的场氧化层6的上端略低于第一多晶硅7的上端；

9、如图1g所示，通过热氧化在第一多晶硅7的上端表面和沟槽4的侧壁分别形成隔离氧化层5和栅极氧化层10，此时的第一多晶硅7即为屏蔽栅多晶硅；

10、如图1h所示，在沟槽4内重新填充第二多晶硅，并回刻形成栅极多晶硅11；

11、后续关于其他部分的工艺，根据半导体器件性能需求上的差异，本领域技术人员可以从其他相关技术文件中得知相关处理方法，此处不再赘述。热氧化方式形成的ipo形貌较差，两侧多晶硅重叠面积较大导致寄生电容较大，从而影响器件的动态性能。而高密度等离子化学气相沉积(hdp-cvd)是等离子增强化学气相沉积(pecvd)的一种特殊形式，同时发生薄膜沉积和溅射，能够控制调节侧壁沉积和沟槽自下而上的填充量的比例，同时hdp-cvd沉积的薄膜致密度更高，杂质含量更低，因此将hdp-cvd应用于ipo的形成工艺，能够获得更好的ipo形貌从而提升sgt-mosfet的性能。

技术实现思路

1、有鉴于此，本发明的目的在于提供一种sgt-mosfet制作方法，在hdp-cvd形成的ipo上方设置多晶硅阻挡层，利用hdp-cvd工艺侧壁/纵向沉积比例的可调性，使底部形成预期厚度的氧化层的同时使侧壁沉积的氧化层之间仅留下一窄缝空间以限制多晶硅阻挡层的底部接触面积，在后续湿法蚀刻过程中，多晶硅阻挡层一方面阻挡蚀刻保护ipo，另一方面又易于剥离，从而形成形貌较佳的ipo。

2、为实现上述目的，本发明提供了一种sgt-mosfet的制作方法，其特征在于，包括如下步骤：

3、准备一衬底，在所述衬底上形成外延层，在外延层上开设沟槽；

4、在所述沟槽设置场氧化层和屏蔽栅多晶硅；

5、通过hdp-cvd工艺在所述屏蔽栅多晶硅上沉积隔离氧化层并且在所述沟槽的侧壁沉积侧壁氧化层；所述侧壁氧化层之间形成一窄缝空间；

6、在所述窄缝空间的底部设置多晶硅阻挡层，优选地所述窄缝空间宽100～150nm，以限制多晶硅阻挡层的底部接触面积；

7、湿法蚀刻：通过控制侧向腐蚀量，先去除所述侧壁氧化层，后进一步减薄隔离氧化层使所述多晶硅阻挡层脱落从而剥离所述多晶硅阻挡层；由于多晶硅阻挡层的底部接触面积有限，通过减薄过程中的侧向腐蚀作用即可切断该位置的连接。

8、在所述沟槽内设置栅极氧化层和栅极多晶硅。

9、优选地，在所述沟槽设置场氧化层和屏蔽栅多晶硅，具体包括如下步骤：

10、在所述沟槽的侧壁及底部设置场氧化层；

11、在所述沟槽内填充第一多晶硅；

12、回刻所述第一多晶硅；

13、去除外露的场氧化层，然后进一步蚀刻所述第一多晶硅形成屏蔽栅多晶硅，使所述屏蔽栅多晶硅的上端不超出所述场氧化层。

14、优选地，在所述沟槽内设置栅极氧化层和栅极多晶硅，具体包括如下步骤：

15、通过热氧化在外露的所述沟槽的侧壁形成栅极氧化层；

16、在所述沟槽内填充第二多晶硅；

17、回刻所述第二多晶硅形成栅极多晶硅。

18、本发明的有益效果是：

19、(1)本发明通过调整ipo工艺，形成一种形貌规则、质量可靠的隔离氧化层；

20、(2)本发明利用hdp-cvd工艺侧壁/纵向沉积比例的可调性，通过空间尺寸限制多晶硅阻挡层的宽度参数，使其一方面能起到阻挡蚀刻的作用，另一方面又易于剥离；而进一步通过控制湿法蚀刻的侧向腐蚀量，先在多晶硅阻挡层的阻挡作用下去除沟槽侧壁的氧化层，后腐蚀切断多晶硅阻挡层与其下方的隔离氧化层之间的连接，工艺步骤精简，从而降低生产成本。

技术特征：

1.一种sgt-mosfet的制作方法，其特征在于，包括如下步骤：

2.根据权利要求1所述的制作方法，其特征在于，所述窄缝空间的宽度为100～150nm。

3.根据权利要求1所述的制作方法，其特征在于，在所述沟槽设置场氧化层和屏蔽栅多晶硅，具体包括如下步骤：

4.根据权利要求1所述的制作方法，其特征在于，在所述沟槽内设置栅极氧化层和栅极多晶硅，具体包括如下步骤：

技术总结
本发明公开了一种SGT‑MOSFET的制作方法，包括：准备一衬底，在所述衬底上形成外延层，在外延层上开设沟槽；在所述沟槽设置场氧化层和屏蔽栅多晶硅；通过HDP‑CVD工艺沉积隔离氧化层和侧壁氧化层；所述侧壁氧化层之间形成一窄缝空间；在所述窄缝空间的底部设置多晶硅阻挡层；通过湿法蚀刻去除侧壁氧化层然后使多晶硅阻挡层脱落并剥离；在所述沟槽内设置栅极氧化层和栅极多晶硅。本发明通过调整IPO工艺，形成一种形貌规则、质量可靠的隔离氧化层；另一方面通过控制工艺参数使多晶硅阻挡层能在湿法蚀刻的过程中先起阻挡作用后又易于剥离，工艺步骤精简，从而降低生产成本。

技术研发人员：刘科科,钟义栋,董云
受保护的技术使用者：中晶新源（上海）半导体有限公司
技术研发日：
技术公布日：2024/2/8