一种沟槽型碳化硅MOSFET器件结构及其制备方法与流程

本发明涉及半导体器件，特别是涉及一种沟槽型碳化硅mosfet器件结构及其制备方法。

背景技术：

1、由于碳化硅具有优良的物理和电学特性，如低本征载流子浓度、高热导率、高击穿场强等优点及优异的稳定性，成为高温大功率半导体器件的理想材料。碳化硅mosfet作为目前最成熟的碳化硅功率半导体器件，具有诸多优异的特性，被电动汽车、充电桩、不间断电源及智能电网等诸多领域越来越广泛的应用。

2、沟槽型碳化硅mosfet器件相比于平面型器件具有更低的比导通电阻和导通压降。更小的器件面积也使得沟槽型碳化硅功率器件具有更高的成本优势。沟槽型碳化硅功率器件在设计方法、工艺等领域继承了平面型器件的核心技术，而其沟槽刻蚀工艺、沟槽氧化工艺、沟槽栅氧保护设计方法等技术难度较大。

3、目前商业化的碳化硅沟槽型器件主要有罗姆公司的双沟槽结构，英飞凌的非对称沟槽结构，博世公司的深p+保护沟槽结构，三菱公司的ted-mos结构。其中双沟槽、非对称沟槽及深p+保护沟槽器件的沟道均使用平行于晶圆轴线方向作为电流流动的方向，而ted-mos结构使用垂直于晶圆轴线方向作为电流流动方向。

4、对于沟道方向平行于晶圆轴线方向的沟槽器件来说，其沟槽底部若存在p型沟槽保护区域，不可避免的对沟道电流造成影响，造成性能损失，但因为其结构较为简单，与硅基器件及平面型碳化硅器件工艺兼容性好，因此，目前绝大多数商业化及实验型的沟槽器件的沟道方向都平行于晶圆轴线。

5、对于沟道方向垂直于晶圆轴线方向的沟槽器件来说，载流子的流动路径与沟槽底边相距较远，因此可以在沟槽底部增加栅氧保护结构，从而起到栅氧保护的作用，而对器件导通特性影响较小。

6、基于上述考虑，沟道垂直于晶圆轴线方向的碳化硅mosfet器件结构具有较高的开发价值。

技术实现思路

1、本发明提供一种沟槽型碳化硅mosfet器件结构及其制备方法，具有低比导通电阻，高可靠性和制造简单的优点。

2、为解决上述技术问题，本发明采用的一个技术方案是：提供一种沟槽型碳化硅mosfet器件结构，所述沟槽型碳化硅mosfet器件结构包括从下至上依次设置的n+型碳化硅衬底、n-型漂移层、n型电流传输层；在所述n型电流传输层的顶部两侧分别从外至内依次设有p+型基区、n+型源区以及栅氧化层，所述栅氧化层包裹有多晶硅栅；所述栅氧化层、所述p+型基区以及所述n+型源区的底部设有p+型保护区；所述n型电流传输层的上方设有隔离介质层，所述隔离介质层的两侧分别设有接触电极，所述隔离介质层的上方设有源电极，所述n+型碳化硅衬底的背面设有漏电极。

3、根据本发明的一个实施例，所述n型电流传输层的掺杂浓度高于所述n-型漂移层的掺杂浓度。

4、根据本发明的一个实施例，所述n型电流传输层的掺杂浓度为5e16cm-3至4e17cm-3。

5、根据本发明的一个实施例，所述p+型基区为方形结构且对应所述栅氧化层间隔排列设置。

6、根据本发明的一个实施例，所述沟槽型碳化硅mosfet器件结构的每个元胞内包括两个沟槽结构，各所述沟槽结构的两侧分别为所述n型电流传输层和所述n+型源区，所述沟槽结构的底角无圆角化。

7、根据本发明的一个实施例，所述沟槽结构内部填充所述栅氧化层和所述多晶硅栅，所述沟槽结构的深度为0.5μm至1.5μm，所述栅氧化层的厚度为25nm至60nm。

8、根据本发明的一个实施例，所述p+型保护区的掺杂浓度为2e16cm-3至2e18cm-3。

9、根据本发明的一个实施例，所述n-型漂移层的厚度为5μm至35μm，所述n型电流传输层的厚度为0.8μm至2μm。

10、为解决上述技术问题，本发明采用的另一个技术方案是：提供一种沟槽型碳化硅mosfet器件结构的制备方法，包括：

11、步骤s1：在n+碳化硅衬底上依次外延生长n-型漂移层、n型电流传输层；

12、步骤s2：在所述n型电流传输层上依次通过离子注入形成p型保护区、n+型源区和p+型基区；

13、步骤s3：在所述n型电流传输层的顶部刻蚀形成沟槽结构；

14、步骤s4：对所述沟槽结构进行氧化，形成栅氧化层，并沉积多晶硅栅；

15、步骤s5：沉积隔离介质层并刻蚀形成接触区域；

16、步骤s6：在所述步骤s5所得到的结构的正面溅射接触电极、源电极，在背面溅射漏电极。

17、根据本发明的一个实施例，在所述步骤s3中，所述沟槽结构采用六氟化硫、氧气以及溴化氢的混合气体进行干法刻蚀工艺形成；在所述步骤s4中，所述多晶硅栅采用原位掺杂磷元素或硼元素的方法进行沉积获得。

18、本发明的有益效果是：沟槽型碳化硅mosfet器件结构从下至上依次包括n+型碳化硅衬底、n-型漂移层、n型电流传输层；在所述n型电流传输层的顶部两侧分别从外至内依次设有p+型基区、n+型源区以及栅氧化层，所述栅氧化层包裹有多晶硅栅；所述栅氧化层、p+型基区以及n+型源区的底部设有p+型保护区；通过改变器件沟道电流的方向，使得沟道电流方向上没有设置沟槽保护结构，同时引入电流传输层，进一步减少沟槽保护结构对沟道电流的影响，获得更低的比导通电阻，同时具有高可靠性和制造简单的优点。

技术特征：

1.一种沟槽型碳化硅mosfet器件结构，其特征在于，所述沟槽型碳化硅mosfet器件结构包括从下至上依次设置的n+型碳化硅衬底、n-型漂移层、n型电流传输层；在所述n型电流传输层的顶部两侧分别从外至内依次设有p+型基区、n+型源区以及栅氧化层，所述栅氧化层包裹有多晶硅栅；所述栅氧化层、所述p+型基区以及所述n+型源区的底部设有p+型保护区；所述n型电流传输层的上方设有隔离介质层，所述隔离介质层的两侧分别设有接触电极，所述隔离介质层的上方设有源电极，所述n+型碳化硅衬底的背面设有漏电极。

2.根据权利要求1所述的沟槽型碳化硅mosfet器件结构，其特征在于，所述n型电流传输层的掺杂浓度高于所述n-型漂移层的掺杂浓度。

3.根据权利要求2所述的沟槽型碳化硅mosfet器件结构，其特征在于，所述n型电流传输层的掺杂浓度为5e16cm-3至4e17cm-3。

4.根据权利要求1所述的沟槽型碳化硅mosfet器件结构，其特征在于，所述p+型基区为方形结构且对应所述栅氧化层间隔排列设置。

5.根据权利要求1所述的沟槽型碳化硅mosfet器件结构，其特征在于，所述沟槽型碳化硅mosfet器件结构的每个元胞内包括两个沟槽结构，各所述沟槽结构的两侧分别为所述n型电流传输层和所述n+型源区，所述沟槽结构的底角无圆角化。

6.根据权利要求5所述的沟槽型碳化硅mosfet器件结构，其特征在于，所述沟槽结构内部填充所述栅氧化层和所述多晶硅栅，所述沟槽结构的深度为0.5μm至1.5μm，所述栅氧化层的厚度为25nm至60nm。

7.根据权利要求1所述的沟槽型碳化硅mosfet器件结构，其特征在于，所述p+型保护区的掺杂浓度为2e16cm-3至2e18cm-3。

8.根据权利要求1所述的沟槽型碳化硅mosfet器件结构，其特征在于，所述n-型漂移层的厚度为5μm至35μm，所述n型电流传输层的厚度为0.8μm至2μm。

9.一种如权利要求1-8任一项所述的沟槽型碳化硅mosfet器件结构的制备方法，其特征在于，包括：

10.根据权利要求9所述的制备方法，其特征在于，在所述步骤s3中，所述沟槽结构采用六氟化硫、氧气以及溴化氢的混合气体进行干法刻蚀工艺形成；在所述步骤s4中，所述多晶硅栅采用原位掺杂磷元素或硼元素的方法进行沉积获得。

技术总结
本发明涉及半导体器件技术领域，公开了一种沟槽型碳化硅MOSFET器件结构及其制备方法。该结构包括：从下至上依次设置的n+型碳化硅衬底、n‑型漂移层、n型电流传输层；在n型电流传输层的顶部两侧分别从外至内依次设有p+型基区、n+型源区以及栅氧化层，栅氧化层包裹有多晶硅栅；栅氧化层、p+型基区以及n+型源区的底部设有p+型保护区；n型电流传输层的上方设有隔离介质层，隔离介质层的两侧分别设有接触电极，隔离介质层的上方设有源电极，n+型碳化硅衬底的背面设有漏电极。通过上述方式，本发明能够改变器件沟道电流的方向，使得沟道电流方向上没有设置沟槽保护结构，通过引入电流传输层减少沟槽保护结构对沟道电流的影响，获得更低的比导通电阻。

技术研发人员：汪之涵,温正欣,和巍巍
受保护的技术使用者：深圳基本半导体有限公司
技术研发日：
技术公布日：2024/1/15