集成电路器件的制作方法

本发明构思涉及集成电路(ic)器件，更具体地，涉及一种包括背侧接触结构的ic器件。

背景技术：

1、由于电子技术的发展，ic器件的降尺寸(downscaling)已经迅速地进步。因为工作速度高且工作准确度高的高度降尺寸的ic器件是所希望的，所以在相对较小的区域内包括具有稳定且优化的布置结构的导电线的布线结构是有益的。

技术实现思路

1、本发明构思提供了一种集成电路(ic)器件，所述ic器件包括随降尺寸趋势而布置在减小的区域中的多个布线结构。所述ic器件可以具有能够通过确保各个布线结构之间的足够绝缘距离来减少或抑制寄生电容发生的结构，并且可以具有如下的结构，在该结构中可以容易地形成被配置为向所述ic器件的源极/漏极区供应电力和/或信号的布线。

2、根据本发明构思的一个方面，提供了一种ic器件，所述ic器件包括：绝缘结构；源极/漏极区，所述源极/漏极区位于所述绝缘结构上；成对的底半导体片，所述成对的底半导体片位于所述绝缘结构上，所述成对的底半导体片在第一水平方向上彼此间隔开，所述源极/漏极区位于所述成对的底半导体片之间；成对的沟道区，所述成对的沟道区与所述绝缘结构间隔开，所述成对的底半导体片位于所述成对的沟道区与所述绝缘结构之间；成对的栅极线，所述成对的栅极线位于所述成对的底半导体片上并且分别在所述成对的沟道区上延伸(例如，分别围绕位于所述成对的底半导体片上的所述成对的沟道区)，所述成对的栅极线在第二水平方向上纵长地延伸，其中，所述第二水平方向与所述第一水平方向垂直；以及背侧接触结构，所述背侧接触结构在垂直方向上延伸穿过所述绝缘结构并且接触所述源极/漏极区的底表面，所述背侧接触结构包括在所述第一水平方向上的宽度朝向所述源极/漏极区增大的第一接触部分和在所述第一水平方向上的宽度朝向所述源极/漏极区减小的第二接触部分。

3、根据本发明构思的另一方面，提供了一种ic器件，所述ic器件包括：绝缘结构；多个底半导体片，所述多个底半导体片位于所述绝缘结构上，所述多个底半导体片彼此间隔开；多个沟道区，所述多个沟道区位于所述多个底半导体片上，所述多个沟道区分别在垂直方向上与所述多个底半导体片交叠；多个源极/漏极区，所述多个源极/漏极区分别位于成对的底半导体片上，所述成对的底半导体片选自所述多个底半导体片并且在第一水平方向上彼此相邻，并且所述多个源极/漏极区中的每一个源极/漏极区与所述多个沟道区中的相应沟道区接触；多条栅极线，所述多条栅极线在所述多个沟道区上延伸(例如，围绕所述多个沟道区)；以及背侧接触结构，所述背侧接触结构在所述垂直方向上延伸穿过所述绝缘结构并且接触所述多个源极/漏极区中的第一源极/漏极区的底表面，所述背侧接触结构包括在所述第一水平方向上的宽度朝向所述第一源极/漏极区增大的第一接触部分和在所述第一水平方向上的宽度朝向所述第一源极/漏极区减小的第二接触部分。

4、根据本发明构思的另一方面，提供了一种ic器件，所述ic器件包括：绝缘结构；多个源极/漏极区，所述多个源极/漏极区位于所述绝缘结构上；多个纳米片堆叠件，所述多个纳米片堆叠件中的每一个纳米片堆叠件包括连接到所述多个源极/漏极区中的至少一个源极/漏极区的至少一个纳米片；多个底半导体片，所述多个底半导体片位于所述绝缘结构与所述多个纳米片堆叠件之间，所述多个底半导体片彼此间隔开；多条栅极线，所述多条栅极线位于所述多个底半导体片上，所述多条栅极线中的每一条栅极线在所述至少一个纳米片上延伸(例如，围绕所述至少一个纳米片)；以及背侧接触结构，所述背侧接触结构在垂直方向上延伸穿过所述绝缘结构，所述背侧接触结构与所述多个源极/漏极区中的第一源极/漏极区的底表面接触，并且所述背侧接触结构包括在第一水平方向上的宽度朝向所述第一源极/漏极区增大的第一接触部分和在所述第一水平方向上的宽度朝向所述第一源极/漏极区减小的第二接触部分，其中，作为所述多个源极/漏极区之一并且与所述第一源极/漏极区间隔开的第二源极/漏极区的底表面与所述绝缘结构接触。

技术特征：

1.一种集成电路器件，所述集成电路器件包括：

2.根据权利要求1所述的集成电路器件，其中，所述第一接触部分直接接触所述第二接触部分，

3.根据权利要求1所述的集成电路器件，其中，所述第一接触部分直接接触所述第二接触部分，并且

4.根据权利要求1所述的集成电路器件，其中，所述背侧接触结构的所述第一接触部分包括与所述绝缘结构接触的第一侧壁，所述第一侧壁包括第一倾斜表面，并且所述第一倾斜表面和所述背侧接触结构的中心轴线在所述第一水平方向上的距离朝向所述源极/漏极区增大，其中，所述背侧接触结构的所述中心轴线在所述垂直方向上延伸，并且

5.根据权利要求1所述的集成电路器件，其中，所述背侧接触结构的所述第一接触部分包括与所述绝缘结构接触的第一侧壁，

6.根据权利要求1所述的集成电路器件，其中，所述绝缘结构包括：

7.根据权利要求1所述的集成电路器件，所述集成电路器件还包括：

8.根据权利要求1所述的集成电路器件，所述集成电路器件还包括位于所述成对的栅极线与所述成对的沟道区之间的成对的栅极电介质膜，

9.根据权利要求1所述的集成电路器件，其中，所述成对的沟道区中的每一者包括至少一个纳米片，并且

10.根据权利要求1所述的集成电路器件，其中，所述源极/漏极区包括与所述背侧接触结构接触的阻挡层和与所述背侧接触结构间隔开的主体层，并且

11.根据权利要求1所述的集成电路器件，其中，所述源极/漏极区包括碳化硅层，并且所述背侧接触结构与所述碳化硅层接触。

12.一种集成电路器件，所述集成电路器件包括：

13.根据权利要求12所述的集成电路器件，所述集成电路器件还包括前侧接触结构，所述前侧接触结构连接到所述多个源极/漏极区中的第二源极/漏极区并且与所述第一源极/漏极区间隔开，

14.根据权利要求12所述的集成电路器件，其中，所述多个沟道区中的每一个沟道区包括至少一个纳米片，

15.根据权利要求12所述的集成电路器件，其中，所述第一接触部分直接接触所述第二接触部分，并且

16.根据权利要求12所述的集成电路器件，其中，所述背侧接触结构的所述第一接触部分包括与所述绝缘结构接触的第一侧壁，所述第一侧壁包括第一倾斜表面，并且所述第一倾斜表面和所述背侧接触结构的中心轴线在所述第一水平方向上的距离朝向所述第一源极/漏极区增大，其中，所述背侧接触结构的所述中心轴线在所述垂直方向上延伸，并且

17.根据权利要求12所述的集成电路器件，其中，所述背侧接触结构的所述第一接触部分包括与所述绝缘结构接触的第一侧壁，

18.根据权利要求12所述的集成电路器件，所述集成电路器件还包括：

19.一种集成电路器件，所述集成电路器件包括：

20.根据权利要求19所述的集成电路器件，其中，所述背侧接触结构的所述第一接触部分包括与所述绝缘结构接触的第一侧壁，所述第一侧壁包括第一倾斜表面，并且所述第一倾斜表面和所述背侧接触结构的中心轴线在所述第一水平方向上的距离朝向所述第一源极/漏极区增大，其中，所述背侧接触结构的所述中心轴线在所述垂直方向上延伸，并且

技术总结
一种集成电路器件包括：绝缘结构；源极/漏极区，位于所述绝缘结构上；成对的底半导体片，在第一水平方向上彼此间隔开，所述源极/漏极区位于所述成对的底半导体片之间；成对的沟道区，与所述绝缘结构间隔开，所述底半导体片位于所述成对的沟道区与所述绝缘结构之间；成对的栅极线，位于所述底半导体片上并且分别在所述成对的沟道区上延伸，并且在与所述第一水平方向垂直的第二水平方向上纵长地延伸；以及背侧接触结构，延伸穿过所述绝缘结构以接触所述源极/漏极区的底表面，所述背侧接触结构包括在所述第一水平方向上的宽度朝向所述源极/漏极区增大的第一接触部分和在所述第一水平方向上的宽度朝向所述源极/漏极区减小的第二接触部分。

技术研发人员：卢炫昊,慎一揆,金相溶,金瑜彬
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/7/23