一种SGTMOSFET及其制备工艺的制作方法

本申请涉及半导体元器件的，具体地，本申请涉及一种sgt mosfet及其制备工艺及其制备工艺。

背景技术：

1、屏蔽栅极沟槽（shield gate trench，sgt）金属氧化物半导体场效应晶体管（mosfet，metal-oxide-semiconductor field-effect transistor）sgt mosfet是一种新型的功率半导体器件，具有传统深沟槽mosfet的低导通损耗的优点，同时具有更加低的开关损耗。sgt mosfet的结构相较于传统mosfet具有较深的沟槽深度，因此具有更高的耐压能力。然而，沟槽的深度与导通电阻成反比，沟槽深度的增加会增加器件的导通电阻（rdson），从而增加器件的导通损耗，降低器件的效率。而降低沟槽深度又造成sgt mosfet可承受的击穿电压（bv）降低，导致器件耐压能力降低。

2、因此，亟需一种能够减少导通损耗且耐压高的sgt mosfet。

技术实现思路

1、在下文中给出了关于本申请的简要概述，以便提供关于本申请的某些方面的基本理解。但是，应当理解，此概述并非关于本申请的穷举性概述，也非意在确定本申请的关键性部分或重要部分，更非意在限定本申请的范围。此概述的目的仅在于以简化的形式给出关于本申请的某些发明构思，以此作为稍后给出的更详细的描述的前序。

2、鉴于现有技术低导通损耗和高耐压能力不可兼得的技术问题，本申请的目的在于提供一种sgt mosfet，包括：

3、衬底；

4、外延层，形成于衬底的一侧；

5、外延层中形成有并列设置的多个深沟槽；并且，多个深沟槽中每两个相邻的深沟槽之间形成有浅沟槽；所述深沟槽的深度大于所述浅沟槽的深度

6、其中，多个深沟槽中的每一个的内壁均形成有深沟槽场绝缘层，深沟槽场绝缘层的上表面低于外延层的表面，深沟槽场绝缘层的内侧淀积有深沟槽源极；

7、浅沟槽的内壁形成有浅沟槽场绝缘层，浅沟槽场绝缘层的上表面低于外延层的表面；浅沟槽场绝缘层的内侧淀积有浅沟槽源极，浅沟槽源极的顶部形成有隔离绝缘层；隔离绝缘层的顶部淀积有栅极；

8、浅沟槽场绝缘层顶部形成有栅氧层；

9、深沟槽源极的顶部以及栅极的顶部形成有顶部绝缘层；

10、阱区，阱区间隔设置于任意一组深沟槽与浅沟槽之间；

11、源极区，形成于阱区靠近浅沟槽一侧的上方，并且源极区位于栅氧层背离栅极的一侧；

12、阱区通过金属连接线连接源极区。

13、可选的，栅氧层的厚度小于深沟槽场绝缘层的厚度，并在深沟槽内形成台阶。

14、可选的，深沟槽的表面低于外延层的表面。

15、可选的，栅氧层的厚度大于栅极的驱动电压与栅氧层被击穿所需要的电场强度的比值。

16、可选的，深沟槽沿垂直于衬底方向的厚度大于等于浅沟槽垂直于衬底的厚度。

17、可选的，衬底和外延层掺杂有第一导电类型的杂质，其中衬底为重度掺杂，外延层为轻度掺杂。

18、可选的，栅氧层与浅沟槽场绝缘层由不同的材料形成。

19、可选的，栅氧层与浅沟槽场绝缘层由相同的材料形成。

20、可选的，衬底远离外延层的一侧设置有漏极。

21、可选的，金属连接线包括金属布线、键合线。

22、可选的，阱区掺杂有第二导电类型的杂质。

23、可选的，第一导电类型为n型，第二导电类型为p型。

24、可选的，任意两个相邻的深沟槽之间设置浅沟槽。

25、另一方面，本申请提供了一种sgt mosfet的制备工艺，包括：

26、外延层，设置于衬底的一侧；

27、在所述外延层非衬底一侧设置深沟槽与浅沟槽，其中，深沟槽阵列排布，浅沟槽设置于两个深沟槽的中心点；

28、在深沟槽的内壁生长或淀积深沟槽场绝缘层的第一部分；

29、在浅沟槽的内壁生长或淀积浅沟槽场绝缘层以及在深沟槽中生长或淀积所述深沟槽场绝缘层的第二部分；

30、在深沟槽场绝缘层围成的槽内生长或淀积深沟槽源极并回刻；

31、在浅沟槽场绝缘层围成的槽内生长或淀积浅沟槽源极并回刻；

32、在浅沟槽源极的顶部淀积隔离绝缘层并回刻；

33、在深沟槽源极的顶部以及栅极的顶部淀积顶部绝缘层；

34、在浅沟槽高于所述隔离绝缘层的内壁生长或淀积栅氧层；

35、在隔离绝缘层的顶部生长或淀积栅极；

36、对浅沟槽与深沟槽之间的外延层进行刻蚀，并注入与衬底导电类型不同的杂质，使衬底与阱区的导电类型相反；

37、在阱区靠近浅沟槽的上方掺杂杂质，形成源极区；

38、采用金属连接线将浅沟槽两侧的阱区连接。

39、本申请提供的sgt mosfet及制备工艺，在外延层设置深沟槽和间隔在两个相邻深沟槽之间的浅沟槽，在浅沟槽中依次沉积浅沟槽源极、隔离绝缘层以及栅极形成sgt，在深沟槽中沉积源极。借此，深沟槽靠近浅沟槽的场绝缘层可以起到场板的作用，可以在源极区和外延层之间实现良好的电荷平衡，形成了rdson和bv之间的良好折衷，实现了sgt沟槽长度缩减一半以上。凭借本申请深沟槽与浅沟槽并列的结构，相较于现有的sgt mosfet，本申请进一步减小了外延层的厚度。

技术特征：

1.一种sgt mosfet，其特征在于，包括：

2.如权利要求1所述的sgt mosfet，其特征在于，所述栅氧层（10）的厚度小于所述深沟槽场绝缘层（5）的厚度，并在所述深沟槽（3）内形成台阶。

3.如权利要求1所述的sgt mosfet，其特征在于，所述栅氧层（10）的厚度大于栅极（11）的驱动电压与栅氧层（10）被击穿所需要的电场强度的比值。

4.如权利要求1所述的sgt mosfet，其特征在于，所述衬底（1）和所述外延层（2）掺杂有第一导电类型的杂质，其中所述衬底（1）为重度掺杂，所述外延层（2）为轻度掺杂。

5.如权利要求1所述的sgt mosfet，其特征在于，所述栅氧层（10）与所述浅沟槽场绝缘层（6）由不同的材料形成。

6.如权利要求1所述的sgt mosfet，其特征在于，所述栅氧层（10）与所述浅沟槽场绝缘层（6）由相同的材料形成。

7.如权利要求1至6中任一所述的sgt mosfet，其特征在于，所述衬底（1）远离所述外延层（2）的一侧设置有漏极（16）。

8.如权利要求1至6中任一所述的sgt mosfet，其特征在于，所述金属连接线（15）包括金属布线、键合线。

9.如权利要求1至6中任一所述的sgt mosfet，其特征在于，所述阱区（13）掺杂有第二导电类型的杂质。

10.如权利要求9所述的sgt mosfet，其特征在于，第一导电类型为n型，第二导电类型为p型。

11.一种sgt mosfet的制备工艺，其特征在于，适用于如权利要求1至10中任一所述的sgt mosfet，所述制备工艺包括：

技术总结
本申请实施例提供了一种SGT MOSFET及其制备工艺，属于半导体的技术领域。该SGT MOSFET通过在浅沟槽中形成SGT，在两个深沟槽之间设置浅沟槽，之后在深沟槽中生长或淀积源极。相较于现有技术，本申请的SGT MOSFET沟道深度减小一半以上，取得了导通电阻和击穿电压的良好折衷。

技术研发人员：金波,安俊杰,朱琦
受保护的技术使用者：无锡锡产微芯半导体有限公司
技术研发日：
技术公布日：2024/2/8