芯片驱动键合结构及芯片结构的制作方法

本技术涉及芯片，尤其涉及一种芯片驱动键合结构及芯片结构。

背景技术：

1、现有的芯片驱动键合结构位于芯片和驱动背板之间，请参考图1。其中，芯片的出光面(箭头方向为出光方向)位于芯片的背离驱动背板的一侧，向远离驱动背板的方向出光；电极位于芯片与驱动背板之间。

2、上述电极键合方案对平整度要求高，无论是对芯片，还是驱动背板的平整度要求都非常高，平整度达不到要求时容易出现虚焊，如图1中右侧电极所示，进而器件的可靠性差；并且，为了达到较高的平整度要求，提高了制作成本。

技术实现思路

1、本实用新型提供一种芯片驱动键合结构及芯片结构，以解决现有技术中对平整度要求高、容易出现虚焊、器件可靠性差、制作成本高的问题。

2、为解决上述技术问题，本实用新型是通过如下技术方案实现的：

3、根据本实用新型的第一方面，提供一种芯片驱动键合结构，其包括：芯片电极、驱动背板电极；其中，

4、所述芯片电极设置于芯片上，且所述芯片电极不位于所述芯片的出光面；

5、所述芯片的出光面与驱动背板相贴合；

6、所述驱动背板电极设置于所述驱动背板上，且所述驱动背板电极不位于所述芯片与所述驱动背板之间；

7、所述芯片电极与所述驱动背板电极之间相互连接。

8、较佳地，所述芯片电极设置于所述芯片的背离所述出光面的一侧。

9、较佳地，所述驱动背板电极设置于贴合面；

10、所述贴合面为所述驱动背板的与所述芯片相贴合的一面。

11、较佳地，与同一所述芯片对应的两个所述驱动背板电极位于所述芯片的两侧。

12、较佳地，所述驱动背板的电极设置于所述驱动背板的侧面；

13、所述驱动背板的侧面为所述驱动背板的与贴合面相邻的至少一侧面；

14、所述贴合面为所述驱动背板的与所述芯片相贴合的一面。

15、较佳地，所述芯片电极、所述驱动背板电极为共晶电极。

16、根据本实用新型的第二方面，提供一种芯片结构，其包括：芯片、驱动背板；其中，

17、所述芯片的出光面与所述驱动背板相贴合；

18、所述芯片上设置有芯片电极，且所述芯片电极不位于所述芯片的出光面；

19、所述驱动背板上设置有驱动背板电极，且所述驱动背板电极不位于所述芯片与所述驱动背板之间；

20、所述芯片电极与所述驱动背板电极之间相互连接。

21、较佳地，所述芯片电极设置于所述芯片的背离所述出光面的一侧。

22、较佳地，所述驱动背板电极设置于贴合面；

23、所述贴合面为所述驱动背板的与所述芯片相贴合的一面。

24、较佳地，与同一所述芯片对应的两个所述驱动背板电极位于所述芯片的两侧。

25、较佳地，所述驱动背板的电极设置于所述驱动背板的侧面；

26、所述驱动背板的侧面为所述驱动背板的与贴合面相邻的至少一侧面；

27、所述贴合面为所述驱动背板的与所述芯片相贴合的一面。

28、较佳地，所述芯片为led芯片。

29、本实用新型提供的芯片驱动键合结构及芯片结构，通过芯片与驱动背板直接贴合，电极不位于芯片与驱动背板之间，对平整度要求低，进而降低了制作成本；并且减少了虚焊，进而提高了器件的可靠性。

技术特征：

1.一种芯片驱动键合结构，其特征在于，包括：芯片电极、驱动背板电极；其中，

2.根据权利要求1所述的芯片驱动键合结构，其特征在于，所述芯片电极设置于所述芯片的背离所述出光面的一侧。

3.根据权利要求1或2所述的芯片驱动键合结构，其特征在于，所述驱动背板电极设置于贴合面；

4.根据权利要求3所述的芯片驱动键合结构，其特征在于，与同一所述芯片的芯片电极对应的两个所述驱动背板电极位于所述芯片的两侧。

5.根据权利要求1或2所述的芯片驱动键合结构，其特征在于，所述驱动背板的电极设置于所述驱动背板的侧面；

6.一种芯片结构，其特征在于，包括：芯片、驱动背板；其中，

7.根据权利要求6所述的芯片结构，其特征在于，所述芯片电极设置于所述芯片的背离所述出光面的一侧。

8.根据权利要求6或7所述的芯片结构，其特征在于，所述驱动背板电极设置于贴合面；

9.根据权利要求8所述的芯片结构，其特征在于，与同一所述芯片的两个芯片电极对应的两个所述驱动背板电极位于所述芯片的两侧。

10.根据权利要求6或7所述的芯片结构，其特征在于，所述驱动背板的电极设置于所述驱动背板的侧面；

技术总结
本技术提供了一种芯片驱动键合结构及芯片结构，该芯片驱动键合结构包括：芯片电极、驱动背板电极；芯片电极设置于芯片上，且芯片电极不位于芯片的出光面；芯片的出光面与驱动背板相贴合；驱动背板电极设置于驱动背板上，且驱动背板电极不位于芯片与驱动背板之间；芯片电极与驱动背板电极之间相互连接。该芯片结构包括：芯片、驱动背板、芯片驱动键合结构。本技术的技术方案，对平整度要求低、不容易出现虚焊、器件可靠性高、成本低。

技术研发人员：郝茂盛,张楠,马艳红,刘利,艾进宝,袁根如,陈朋
受保护的技术使用者：上海芯元基半导体科技有限公司
技术研发日：20230119
技术公布日：2024/1/12