多级沟槽集成肖特基二极管的功率器件的制作方法

本技术属于半导体器件，具体涉及一种多级沟槽集成肖特基二极管的功率器件单元结构。

背景技术：

1、在宽禁带半导体材料中，ga2o3具有4.8ev的禁带宽度、8mv/cm的理想击穿电场强度和高达3400的bfom值，大约是gan的4倍，sic的10倍。因此在如今具有更高功率密度以及更低功耗需求的电力电子应用中，ga2o3材料具有更为重大的研究意义以及更为广阔的市场应用前景。与n型掺杂的容易程度相反，目前还没有在ga2o3中成功实现p型掺杂的报导，这使得ga2o3相较于可进行双极型掺杂的材料而言在双极型功率器件中的应用受到限制。由于氧化镓缺乏有效的p型半导体，因而它无法像sic、gan一样做成常规结构的mosfet，只能够做成漏极、源极和漂移区都是n型导电的异质结型jfet或者misfet器件。氧化镓misfet和jfet器件因栅极金属、多晶硅和p型半导体与氧化镓外延层之间存在功函数差，从而在导电通道上出现耗尽层，影响器件的工作特性。

2、为了实现增强型器件和降低金属-半导体界面的电场，通过刻蚀氧化镓外延层，在表面形成凹槽，再往凹槽里面沉积sio2和al2o3等绝缘介质，形成misfet器件的栅介质，制作了增强型misfet器件(emisfet，enhanced misfet)。与平面型misfet器件相比，emisfet由于金属栅或者多晶硅栅可以完全耗尽导电通道，因而具有常关特性，并且栅电极具有一定的深度，可以有效屏蔽部分反向偏置时的电场，使表面电场有一定程度的下降，减小泄漏电流。然而，由于氧化镓材料的特性，如果要实现较大深度的栅介质沉积，不能通过热氧化实现，需要在氧化镓材料中形成深沟槽，然后在深沟槽的表面形成栅介质的沉积。但是，由于深沟槽的深度较大，导致深沟槽内的栅介质层的厚度不均匀，影响器件阈值电压的均匀性。虽然emisfet在反向时能起到有效降低表面电场的作用，但由于沟槽深度有限，峰值电场的位置距离表面较近，仍然会有一部分电场线穿过栅极到达源极，导致金属-半导体界面的电场依旧很强，还是会使器件产生较大的漏电流，影响器件的可靠性。更重要的是通常为了实现增强型器件选取的栅介质材料厚度很薄，当电场峰值从表面转移到体内沟槽时，栅介质只能够承受很小的电压，器件更容易在栅介质处发生击穿，因而emisfet器件的击穿电压与正向导通特性受到栅介质厚度的影响，并不能完全发挥氧化镓高击穿场强的优势。另一方面，沟槽深度较深，沟道电阻比较大，导通相同的电流需要更大的电压。因氧化镓本身的热导率较小，产生的热量无法及时耗散，因而器件温度会升高，影响器件的输出电流；同时现有器件工作在第三象限时，同样受到导电通道耗尽层影响，增大了导通电阻，不利于第三象限的工作特性。

技术实现思路

1、针对现有技术的不足，本实用新型的目的在于提供一种多级沟槽集成肖特基二极管的功率器件单元结构，进一步降低器件表面处的电场、减小器件对栅介质材料厚度的依赖性，同时降低器件正向导通电阻和第三象限导通电阻，提高氧化镓功率器件的耐压性和可靠性。

2、为实现上述目的，本实用新型采用如下技术方案。

3、本实用新型提供的一种多级沟槽集成肖特基二极管的功率器件，包括：氧化镓衬底，位于所述氧化镓衬底上侧的氧化镓外延层，位于所述氧化镓外延层上方的源极；所述氧化镓外延层上部设有间隔分布的多级沟槽和单极沟槽；所述多级沟槽包括m≥2级子沟槽，第一级子沟槽至第m级子沟槽的开口距离依次缩小；所述多级沟槽第一级子沟槽表面覆盖有栅介质层，第二级子沟槽至第m级子沟槽表面覆盖有绝缘介质层；所述栅介质层和所述绝缘介质层表面沉积有栅电极，所述栅电极与所述源极之间覆盖有层间介质层；所述单极沟槽内集成有肖特基二极管。

4、在一些实施方式中，所述氧化镓衬底底侧设有漏极。

5、在一些实施方式中，所述栅介质层为p型氧化物层或al2o3层。

6、在一些实施方式中，所述绝缘介质层为sio2层。

7、在一些实施方式中，所述绝缘介质层为多层复合介质层，第一介质层为lpteos层或ald-al2o3层，第二介质层为si3n4层。

8、在一些实施方式中，所述栅电极为金属电极或多晶硅电极。

9、在一些实施方式中，所述肖特基二极管位于所述单极沟槽底部和/或侧壁。

10、在一些实施方式中，所述单极沟槽深度小于所述多级沟槽第一级子沟槽深度。

11、在一些实施方式中，所述栅介质层与所述绝缘介质层在所述第一级子沟槽底部有部分重叠覆盖。

12、与现有技术相比，本实用新型的有益效果在于：

13、(1)本实用新型采用多级沟槽，将栅介质和场板深入到漂移区内部，在反向阻断状态下，沟槽底部和侧壁的绝缘介质击穿场强要高于氧化镓击穿场强，并且绝缘介质上有栅金属，可以分散栅介质附近的电场，因而可以避免底部栅介质最先被击穿的可能性，减小了对栅介质材料厚度的依赖性；由于栅介质和场板对电场的屏蔽作用，进一步降低了氧化镓表面的电场强度。集成的肖特基二极管在反向偏压时，电场强度可以被多级沟槽屏蔽，因而漏电较小。当器件正向偏置时，器件在栅金属和肖特基金属作用下，实现了导电通道的耗尽，因而可以实现增强型器件，同时当器件工作在第三象限时，肖特基接触没有被完全耗尽，因而具有较小的开启电压和低的导通电阻。

14、(2)本实用新型采用多级沟槽相比于同等深度的单级沟槽，能够使得沟槽侧壁沉积的栅介质厚度更均匀，不会在栅介质较薄处提前击穿，器件有更高的击穿电压和更好的阈值电压均匀性；同时当器件正向导通时，往下的电流路径更大，jfet效应减弱，串联电阻降低，正向特性好。

技术特征：

1.一种多级沟槽集成肖特基二极管的功率器件，其特征在于，包括：氧化镓衬底，位于所述氧化镓衬底上侧的氧化镓外延层，位于所述氧化镓外延层上方的源极；所述氧化镓外延层上部设有间隔分布的多级沟槽和单极沟槽；所述多级沟槽包括m≥2级子沟槽，第一级子沟槽至第m级子沟槽的开口距离依次缩小；所述多级沟槽第一级子沟槽表面覆盖有栅介质层，第二级子沟槽至第m级子沟槽表面覆盖有绝缘介质层；所述栅介质层和所述绝缘介质层表面沉积有栅电极，所述栅电极与所述源极之间覆盖有层间介质层；所述单极沟槽内集成有肖特基二极管。

2.根据权利要求1所述的一种多级沟槽集成肖特基二极管的功率器件，其特征在于，所述氧化镓衬底底侧设有漏极。

3.根据权利要求1所述的一种多级沟槽集成肖特基二极管的功率器件，其特征在于，所述栅介质层为p型氧化物层或al2o3层。

4.根据权利要求1所述的一种多级沟槽集成肖特基二极管的功率器件，其特征在于，所述绝缘介质层为sio2层。

5.根据权利要求1所述的一种多级沟槽集成肖特基二极管的功率器件，其特征在于，所述绝缘介质层为多层复合介质层，第一介质层为lpteos层或ald-al2o3层，第二介质层为si3n4层。

6.根据权利要求1所述的一种多级沟槽集成肖特基二极管的功率器件，其特征在于，所述栅电极为金属电极或多晶硅电极。

7.根据权利要求1所述的一种多级沟槽集成肖特基二极管的功率器件，其特征在于，所述肖特基二极管位于所述单极沟槽底部和/或侧壁。

8.根据权利要求1所述的一种多级沟槽集成肖特基二极管的功率器件，其特征在于，所述单极沟槽深度小于所述多级沟槽第一级子沟槽深度。

9.根据权利要求1所述的一种多级沟槽集成肖特基二极管的功率器件，其特征在于，所述栅介质层与所述绝缘介质层在所述第一级子沟槽底部有部分重叠覆盖。

技术总结
本技术公开了一种多级沟槽集成肖特基二极管的功率器件，包括：氧化镓衬底，位于氧化镓衬底上侧的氧化镓外延层，位于氧化镓外延层上方的源极；氧化镓外延层上部设有间隔分布的包括M≥2级子沟槽的多级沟槽和单极沟槽；多级沟槽第一级子沟槽表面覆盖有栅介质层，第二级子沟槽至第M级子沟槽表面覆盖有绝缘介质层；栅介质层和绝缘介质层表面沉积有栅电极，栅电极与源极之间覆盖有层间介质层；单极沟槽内集成有肖特基二极管。本技术进一步降低了器件表面处的电场、减小了器件对栅介质材料厚度的依赖性，同时降低了器件正向导通电阻和第三象限导通电阻，提高了氧化镓功率器件的耐压性和可靠性。

技术研发人员：袁俊,徐东,郭飞,王宽,彭若诗,魏强民,黄俊,杨冰,吴畅
受保护的技术使用者：湖北九峰山实验室
技术研发日：20230302
技术公布日：2024/1/13