本技术涉及一种半导体封装件。
背景技术:
1、参见图1,现有的3d集成电路结构要将多个芯片(例如芯片1和芯片2)沿高度方向(z方向)堆叠时,是通过具有贯穿硅通孔(tsv)3的芯片1作为中介层,以进行z方向的讯号连接。然而,参见图2,示出了贯穿硅通孔3的放大图,但tsv 3的制作工艺繁复且昂贵,且因良率问题导致材料成本较高,加上在蚀刻深度过高的孔洞时容易因底侧洞口变窄而降低电镀均匀性,目前仅能在厚度<100μm的芯片内制作tsv 3,因而限制了芯片的厚度,且tsv 3也限制了芯片堆叠的方向,即仅能做z方向的堆叠,无法做到水平方向(xy方向)的堆叠。
2、另外,现有技术中还包括使用引线(wire)接合的电连接方式,但引线占用的空间较大,当堆叠的芯片变多时,引线有相互缠绕的风险,引线也只能做到z方向的电连接,这是因为引线只能连接芯片的有源面或无源面,无法连接芯片的侧面。并且引线的电路路径较长,另外随着各部件尺寸的减小,引线的直径也随之减小,无法传输较高频率的讯号。
技术实现思路
1、针对相关技术中存在的问题,本实用新型的目的在于提供一种半导体封装件,以至少提供半导体封装件的新的堆叠方向。
2、为实现上述目的,本实用新型提供了一种半导体封装件,包括:第一电子元件和第二电子元件,相互间隔设置;第一纳米线结构,连接在第一电子元件的第一面上;第二纳米线结构,连接在第二电子元件的第二面上,第一面和第二面不平行,第一纳米线结构接触第二纳米线结构。
3、在一些实施例中,半导体封装件还包括:第三电子元件,堆叠在第一电子元件上方;第三纳米线结构,连接在第三电子元件的第三面上;第四纳米线结构,连接在第二电子元件的第二面上,第三面和第二面不平行,第三纳米线结构接触第四纳米线结构。
4、在一些实施例中,第一面与第三面平行。
5、在一些实施例中,第二电子元件的顶面不低于第三电子元件的顶面。
6、在一些实施例中,第一电子元件和第二电子元件沿水平方向间隔设置。
7、在一些实施例中,半导体封装件还包括:第四电子元件,沿水平方向设置在第二电子元件旁,第四电子元件电连接第二电子元件。
8、在一些实施例中,半导体封装件还包括:第一焊盘,衔接第一电子元件的第一面和第一纳米线结构;第二焊盘,衔接第二电子元件的第二面和第二纳米线结构。
9、在一些实施例中,第一焊盘和第二焊盘沿不同方向延伸,第一纳米线结构和第二纳米线结构沿不同方向延伸。
10、在一些实施例中,半导体封装件还包括:第三焊盘,设置在第二电子元件的第二面上;第一焊盘,衔接第一电子元件的第一面和第一纳米线结构;第二焊盘,衔接第三焊盘和第二纳米线结构。
11、在一些实施例中,第一焊盘和第二焊盘沿相同方向延伸,第一纳米线结构和第二纳米线结构沿相同方向延伸。
12、本实用新型的有益技术效果在于:
13、本申请的实施例通过使用第一纳米线结构和第二纳米线结构电连接延伸方向不同的第一面和第二面,实现了对延伸方向不同的面的电连接,增加了半导体封装件的堆叠方向。并且,纳米线结构的配置弹性较大,有较大的容错空间,增大了工艺窗口。
1.一种半导体封装件,其特征在于,包括:
2.根据权利要求1所述的半导体封装件,其特征在于,还包括:
3.根据权利要求2所述的半导体封装件,其特征在于,所述第一面与所述第三面平行。
4.根据权利要求2所述的半导体封装件,其特征在于,所述第二电子元件的顶面不低于所述第三电子元件的顶面。
5.根据权利要求1所述的半导体封装件,其特征在于,所述第一电子元件和所述第二电子元件沿水平方向间隔设置。
6.根据权利要求5所述的半导体封装件,其特征在于,还包括:
7.根据权利要求1所述的半导体封装件,其特征在于,还包括:
8.根据权利要求7所述的半导体封装件,其特征在于,所述第一焊盘和所述第二焊盘沿不同方向延伸,所述第一纳米线结构和所述第二纳米线结构沿不同方向延伸。
9.根据权利要求1所述的半导体封装件,其特征在于,还包括:
10.根据权利要求9所述的半导体封装件,其特征在于,所述第一焊盘和所述第二焊盘沿相同方向延伸,所述第一纳米线结构和所述第二纳米线结构沿相同方向延伸。