二极管的制作方法

本技术涉及半导体，特别涉及一种二极管。

背景技术：

1、二极管的应用范围很广泛，尤其随着电子产品向小型化发展的趋势下，在低压低功耗领域的应用也越来越多，对二极管击穿电压的降低也提出了更高的要求。如图1所示，传统二极管主要是通过提高pn结两侧的p区11与n区12的掺杂浓度，并利用pn结齐纳击穿原理实现低击穿电压的要求，但此方案形成的二极管的击穿电压一般维持在6v左右，若要进一步降低击穿电压，需要p区11与n区12具有更大的掺杂浓度，这样会导致二极管的反向漏电流达到毫安级水平甚至更高，从而导致无法完全满足低功耗电路的应用要求。

2、因此，需要提供一种二极管，使得在具有低击穿电压的同时，还能适应于低功耗电路的需求。

技术实现思路

1、本实用新型的目的在于提供一种二极管，使得在具有低击穿电压的同时，还能适应于低功耗电路的需求。

2、为实现上述目的，本实用新型提供了一种二极管，包括：

3、基底，所述基底中形成有多个沟槽；

4、多晶硅层，填充于所述沟槽中；

5、离子掺杂区，位于所述多晶硅层和所述基底中，且所述基底中的离子掺杂区随形包围所述多晶硅层，各个所述沟槽的顶部之间的离子掺杂区相互连接；所述离子掺杂区与所述基底的导电类型相反，以使得所述离子掺杂区与所述基底之间形成pn结。

6、可选地，所述基底包括衬底和位于所述衬底上的外延层，所述pn结位于所述外延层中。

7、可选地，所述沟槽的纵截面为倒梯形。

8、可选地，所述沟槽侧壁与所述沟槽底壁之间的夹角大于90度，且小于或等于110度。

9、可选地，所述沟槽底壁的宽度为0.1μm～2μm。

10、可选地，所述沟槽的深度为1μm～20μm。

11、可选地，所述离子掺杂区底部的宽度为0.2μm～4μm。

12、可选地，所述二极管还包括：

13、绝缘介质层，位于所述基底上，所述绝缘介质层中形成有暴露出所述多晶硅层和所述基底顶面的开口。

14、可选地，所述二极管还包括：

15、第一金属电极，位于所述绝缘介质层上，所述第一金属电极填充所述开口，以使得所述第一金属电极与所述多晶硅层和所述基底连接；

16、第二金属电极，位于所述基底的底面。

17、可选地，所述二极管还包括：

18、钝化层，从所述绝缘介质层上延伸至部分所述第一金属电极上。

19、可选地，所述二极管的击穿电压为2v～6v。

20、与现有技术相比，本实用新型的二极管，由于包括：基底，所述基底中形成有多个沟槽；多晶硅层，填充于所述沟槽中；离子掺杂区，位于所述多晶硅层和所述基底中，且所述基底中的离子掺杂区随形包围所述多晶硅层，各个所述沟槽的顶部之间的离子掺杂区相互连接；所述离子掺杂区与所述基底的导电类型相反，以使得所述离子掺杂区与所述基底之间形成pn结，使得二极管在具有低击穿电压的同时，还能适应于低功耗电路的需求。

技术特征：

1.一种二极管，其特征在于，包括：

2.如权利要求1所述的二极管，其特征在于，所述基底包括衬底和位于所述衬底上的外延层，所述pn结位于所述外延层中。

3.如权利要求1所述的二极管，其特征在于，所述沟槽的纵截面为倒梯形。

4.如权利要求3所述的二极管，其特征在于，所述沟槽侧壁与所述沟槽底壁之间的夹角大于90度，且小于或等于110度。

5.如权利要求1所述的二极管，其特征在于，所述沟槽底壁的宽度为0.1μm～2μm。

6.如权利要求1所述的二极管，其特征在于，所述沟槽的深度为1μm～20μm。

7.如权利要求1所述的二极管，其特征在于，所述离子掺杂区底部的宽度为0.2μm～4μm。

8.如权利要求1所述的二极管，其特征在于，所述二极管还包括：

9.如权利要求8所述的二极管，其特征在于，所述二极管还包括：

10.如权利要求9所述的二极管，其特征在于，所述二极管还包括：

11.如权利要求1所述的二极管，其特征在于，所述二极管的击穿电压为2v～6v。

技术总结
本技术提供了一种二极管，包括：基底，所述基底中形成有多个沟槽；多晶硅层，填充于所述沟槽中；离子掺杂区，位于所述多晶硅层和所述基底中，且所述基底中的离子掺杂区随形包围所述多晶硅层，各个所述沟槽的顶部之间的离子掺杂区相互连接；所述离子掺杂区与所述基底的导电类型相反，以使得所述离子掺杂区与所述基底之间形成PN结。本技术的技术方案使得二极管在具有低击穿电压的同时，还能适应于低功耗电路的需求。

技术研发人员：王明辉,李振弘
受保护的技术使用者：杭州士兰集成电路有限公司
技术研发日：20230526
技术公布日：2024/1/15