芯片封装结构及三维集成电路芯片的制作方法

本公开实施例涉及但不限于芯片设计，尤其涉及一种芯片封装结构及三维集成电路芯片。

背景技术：

1、随着集成电路的发展，大规模电路和超大规模电路随之诞生。相应地，集成电路中的晶体管密度也呈几何式的增长。通过在平面内设置互连线来连接晶体管的方式占据了过多的芯片面积，并且当制造工艺随摩尔定律迭代到一定尺度后，互连线延迟已经成为不可忽视的一部分。因此，在设计芯片时，我们要保证在集成庞大晶体管的时候，集成电路互连线更少，且实现的电路功能更为有效与可靠。当前设计中处理金属凸点(bump)的方式，是根据设计要求，从全局角度逐一进行凸点摆放。由于设计规模庞大且冗杂，这种处理方式极大地增加了设计周期和设计成本。

技术实现思路

1、本公开实施例提供了一种芯片封装结构，包括：封装基板、第一芯片和第二芯片，所述第一芯片设置在所述封装基板和第二芯片之间，所述第二芯片采用倒装工艺与所述第一芯片实现信号互连；其中：所述第二芯片远离所述第一芯片的表面包括多个金属凸点，所述第二芯片通过所述金属凸点与所述封装基板电连接；所述第二芯片包括多个阵列排布的最小设计单元，所述金属凸点在不同最小设计单元内的排布结构相同。

2、本公开实施例还提供了一种三维集成电路芯片，包括如本公开任一实施例所述的芯片封装结构。

3、本公开实施例的芯片封装结构及三维集成电路芯片，通过将第二芯片划分成多个阵列排布的最小设计单元，金属凸点在不同最小设计单元内的排布结构相同，从而在排布金属凸点时，只需要设计一个最小设计单元内的金属凸点的排布方式，其他最小设计单元内的金属凸点按此方式重复排布即可，从而极大地减小了开发周期和研发成本。

4、本公开的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本公开而了解。本公开的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。

技术特征：

1.一种芯片封装结构，其特征在于，包括：封装基板、第一芯片和第二芯片，所述第一芯片设置在所述封装基板和第二芯片之间，所述第二芯片采用倒装工艺与所述第一芯片实现信号互连；其中：

2.根据权利要求1所述的芯片封装结构，其特征在于，所述第一芯片为存储芯片，所述第二芯片为逻辑计算芯片；

3.根据权利要求1所述的芯片封装结构，其特征在于，所述第二芯片包括顶层电源网络，所述顶层电源网络包括多个重复单元，每个所述重复单元包括沿第一方向延伸的多根电源线，多根所述电源线沿第二方向排列，所述最小设计单元沿所述第二方向的宽度等于所述重复单元沿所述第二方向的宽度，其中，第一方向和第二方向相交。

4.根据权利要求1所述的芯片封装结构，其特征在于，每个所述最小设计单元内的金属凸点总体排布成x行y列，其中，至少一个所述金属凸点在所述最小设计单元内的行方向和/或列方向产生错位，且在所述行方向产生错位的金属凸点所在列的金属凸点数小于x，在所述列方向产生错位的所述金属凸点所在行的金属凸点数小于y。

5.根据权利要求1所述的芯片封装结构，其特征在于，每个所述最小设计单元内的金属凸点的数量小于或等于n3，其中，其中，wm为所述最小设计单元的宽度，hm为所述最小设计单元的高度，p为放缩比例，p＜1，sp为单个所述金属凸点的平均面积，表示向下取整符号。

6.根据权利要求1所述的芯片封装结构，其特征在于，每个所述最小设计单元内的金属凸点的行数小于或等于n4，其中，其中，hm为所述最小设计单元的高度，p为放缩比例，p＜1，hb为单个所述金属凸点的平均高度，表示向下取整符号。

7.根据权利要求1所述的芯片封装结构，其特征在于，每个所述最小设计单元内的金属凸点包括k种类型，第i种类型的金属凸点的数量大于或等于mi，其中，1≤i≤k，其中，vrefi为所述第i种类型的金属凸点的参考电压，qi为所述第i种类型的金属凸点的可接受电压下降比例，qi＜1，wi为单个所述第i种类型的金属凸点的电压能力，表示向上取整符号。

8.根据权利要求7所述的芯片封装结构，其特征在于，所述k种类型的金属凸点中，第1种类型的金属凸点为逻辑主电压金属凸点，第2种类型的金属凸点为公共接地电压金属凸点，第3种类型至第k种类型的金属凸点为除所述逻辑主电压金属凸点和公共接地电压金属凸点之外的金属凸点；

9.根据权利要求7所述的芯片封装结构，其特征在于，所述k种类型的金属凸点中，至少存在一种类型的金属凸点的数量为偶数个，且所述偶数个金属凸点关于所述最小设计单元沿第一方向的中线对称排布。

10.一种三维集成电路芯片，其特征在于，包括如权利要求1至9任一项所述的芯片封装结构。

技术总结
一种芯片封装结构及三维集成电路芯片，所述芯片封装结构包括：封装基板、第一芯片和第二芯片，所述第一芯片设置在所述封装基板和第二芯片之间，所述第二芯片采用倒装工艺与所述第一芯片实现信号互连；其中：所述第二芯片远离所述第一芯片的表面包括多个金属凸点，所述第二芯片通过所述金属凸点与所述封装基板电连接；所述第二芯片包括多个阵列排布的最小设计单元，所述金属凸点在不同最小设计单元内的排布结构相同。

技术研发人员：贺洋,倪吉祥
受保护的技术使用者：声龙（新加坡）私人有限公司
技术研发日：20231116
技术公布日：2024/6/5