封装结构及其制备方法与流程

本申请案主张美国第18/084,676号专利申请案的优先权(即优先权日为“2022年12月20日”)，其内容以全文引用的方式并入本文中。本公开是关于一种封装结构及其制备方法。特别是关于一种包括至少两个电子组件的封装结构。

背景技术：

1、在窗型球栅阵列(window ball grid array；wbga)封装中，基板可以在电子组件之上定义一窗口。电子组件可通过打线接合(wire-bonding)制程电性连接至基板。亦即，电子组件与基板之间的电性连接可通过基板窗口中的金接合线来实现。这种打线接合制程的优点是成本低。然而，这种wbga封装无法传输高频信号。

2、上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不形成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

技术实现思路

1、本公开的一方面提供一种封装结构。该封装结构包括一第一基板、一第一电子组件、一第二电子组件、一第二基板和多个外部连接器。该第一电子组件电性连接至该第一基板。该第二电子组件电性连接至该第一基板。该第一基板设置于该第一电子组件和该第二电子组件之间。该第二基板与该第一基板隔开且电性连接。该第二电子组件的至少一部分内埋于该第二基板中。该些外部连接器，贴附并电性连接至该第二基板以用于外部连接，其中该些外部连接器的至少一者与该第二电子组件重叠。

2、本公开的另一方面提供一种封装结构的制备方法。该方法包括：提供一组装结构，其包括一第一基板、电性连接至该第一基板的一第一电子组件、和电性连接至该第一基板的一第二电子组件；以及将一第二基板贴附并电性连接至该组装结构的该第一基板，其中该第二基板定义用于容纳该第二电子组件的一空腔。

3、上文已相当广泛地概述本公开的技术特征及优点，使下文的本公开详细描述得以获得较佳了解。形成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。

技术特征：

1.一种封装结构，包括：

2.如权利要求1所述的封装结构，其中该第二基板定义一空腔，其用于容纳该第二电子组件的该至少一部分，其中该第二电子组件与该空腔的所有多个壁电性绝缘。

3.如权利要求2所述的封装结构，其中该空腔的一深度大于该第二电子组件的一厚度。

4.如权利要求2所述的封装结构，还包括一封装胶，其包封该第二电子组件的一底表面和多个侧表面，其中该封装胶设置于该第二电子组件和该空腔的该些壁之间。

5.如权利要求1所述的封装结构，还包括一封装胶，其包封该第二电子组件，其中该封装胶延伸至该第一基板和该第二基板之间的一空间。

6.如权利要求5所述的封装结构，其中该封装胶的一侧表面与该第二基板的一侧表面对齐。

7.如权利要求1所述的封装结构，其中该第一电子组件包括电性连接至该第一基板的至少一第一凸块，该第二电子组件包括电性连接至该第一基板的至少一第二凸块，且该至少一第一凸块与该至少一第二凸块对齐。

8.如权利要求1所述的封装结构，其中该第二基板还包括一第二内部连接结构，其用于电性连接该第二基板的一第一表面和一第二表面，其中该第二内部连接结构包括至少一垂直导电区段和至少一水平导电区段。

9.如权利要求8所述的封装结构，其中该至少一水平导电区段不暴露自该第二基板。

10.如权利要求8所述的封装结构，其中该至少一水平导电区段的一部分位于该第二电子组件的正下方。

11.如权利要求1所述的封装结构，还包括：

12.一种封装结构的制备方法，包括：

13.如权利要求12所述的制备方法，其中提供该组装结构包括：

14.如权利要求12所述的制备方法，还包括：

15.如权利要求12所述的制备方法，还包括：

16.如权利要求15所述的制备方法，其中该第一封装胶与该第二封装胶同时形成。

技术总结
本公开提供一种封装结构及其制备方法。该封装结构包括一第一基板、一第一电子组件、一第二电子组件、一第二基板和多个外部连接器。该第一电子组件电性连接至该第一基板。该第二电子组件电性连接至该第一基板。该第一基板设置于该第一电子组件和该第二电子组件之间。该第二基板与该第一基板隔开且电性连接。该第二电子组件的至少一部分内埋于该第二基板中。该些外部连接器，贴附并电性连接至该第二基板以用于外部连接，其中该些外部连接器的至少一者与该第二电子组件重叠。

技术研发人员：杨吴德
受保护的技术使用者：南亚科技股份有限公司
技术研发日：
技术公布日：2024/6/23