具有抗背溅镀层的半导体元件及其制备方法与流程

本公开内容关于一种半导体元件及其制备方法，特别涉及一种具有抗背溅镀层的半导体元件及其制备方法。

背景技术：

1、半导体元件被用于各种电子应用，如个人电脑、移动电话、数码相机以和其他电子装置。半导体元件的尺寸正在不断缩小，以满足日益增长的计算能力的需求。然而，在缩小尺寸的工艺中出现了各种问题，而且这种问题在不断增加。因此，在实现提高品质、产量、性能以及可靠性和降低复杂性方面仍然存在挑战。

2、上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

技术实现思路

1、本公开的一个方面提供一种半导体元件，包括一基底，该基底包括一密集区及一松散区；多个第一导电特征及多个第二导电特征，分别设置于该密集区及该松散区上；多个抗背溅镀层，设置于该多个第一导电特征上；多个第一硬遮罩结构，设置于该多个抗背溅镀层上；以及多个第二硬遮罩结构，设置于该多个第二导电特征上。该多个抗背溅镀层对该多个第一硬遮罩结构具有蚀刻选择性。该多个第一硬遮罩结构的相邻一对之间的一距离小于该多个第二硬遮罩结构的相邻一对之间的一距离。该多个第一硬遮罩结构的一厚度与该多个抗背溅镀层的一厚度之比在大约10：1与大约20：1之间。该多个第一硬遮罩结构分别包括：一第一底层硬遮罩层，设置于该抗背溅镀层上；一第一顶层硬遮罩层，设置于该第一底层硬遮罩层上；以及一第一侧壁硬遮罩层，设置于该第一底层硬遮罩层上并与该第一顶层硬遮罩层相邻。该第一顶层硬遮罩层对该第一底层硬遮罩层具有蚀刻选择性。

2、本公开的另一个方面提供一种半导体元件的制备方法，包括提供一基底；在该基底上形成一第一导电材料层；在该第一导电材料层上形成一抗背溅镀层；在该抗背溅镀层上形成一第一硬遮罩材料层；在该第一硬遮罩材料层上形成一第二硬遮罩材料层；执行一第一硬遮罩移除工艺以将该第二硬遮罩材料层变成一第一顶层硬遮罩层；在该第一顶层硬遮罩层的侧壁上形成多个第一侧壁硬遮罩层；执行一第二硬遮罩移除工艺，将该第一硬遮罩材料层变成一第一底层硬遮罩层；以及执行一突破工艺，移除未被该第一顶层硬遮罩层、该多个第一侧壁硬遮罩层以及该第一底层硬遮罩层覆盖的该抗背溅镀层，并将该第一导电材料层变成一导电特征。该第一顶层硬遮罩层、该多个第一侧壁硬遮罩层以及该第一底层硬遮罩层共同配置成一第一硬遮罩结构。该抗背溅镀层对该第一硬遮罩结构具有蚀刻选择性。

3、由于本公开的半导体元件的设计，在硬遮罩层的图案化工艺中，源自底层导电层的背溅镀的缺陷(例如导电特征的短路)可以通过抗背溅镀层来避免。因此，半导体元件的制备产量可以得到改善。

4、上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或过程而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。

技术特征：

1.一种半导体元件，包括：

2.如权利要求1所述的半导体元件，其中该第一顶层硬遮罩层的一厚度大于该第一底层硬遮罩层的一厚度。

3.如权利要求1所述的半导体元件，其中该第一顶层硬遮罩层的一厚度大于该多个抗背溅镀层的该厚度。

4.如权利要求1所述的半导体元件，其中该第一顶层硬遮罩层该第一侧壁硬遮罩层包括相同的材料。

5.如权利要求1所述的半导体元件，其中该多个抗背溅镀层对该第一硬遮罩层具有蚀刻选择性。

6.如权利要求1所述的半导体元件，其中该多个抗背溅镀层对该第一侧壁硬遮罩结构具有蚀刻选择性。

7.如权利要求1所述的半导体元件，其中该多个第一导电特征对该第一顶层硬遮罩层具有蚀刻选择性。

8.如权利要求1所述的半导体元件，其中该多个第一导电特征对该第一侧壁硬遮罩层具有蚀刻选择性。

9.一种半导体元件的制备方法，包括：

10.如权利要求9所述的制备方法，其中该第一顶层硬遮罩层对该第一底层硬遮罩层具有蚀刻选择性。

11.如权利要求9所述的制备方法，其中该第一顶层硬遮罩层与该多个第一侧壁硬遮罩层包括相同的材料。

12.如权利要求9所述的制备方法，其中该抗背溅镀层对该第一顶层硬遮罩层具有蚀刻选择性。

13.如权利要求9所述的制备方法，其中该抗背溅镀层对该多个第一侧壁硬遮罩层具有蚀刻选择性。

14.如权利要求9所述的制备方法，其中该导电特征对该第一顶层硬遮罩层具有蚀刻选择性。

技术总结
本申请公开一种半导体元件及其制备方法。半导体元件包括：基底，包括密集区及松散区；多个第一、第二导电特征，分别设于密集区及松散区上；多个抗背溅镀层、第二硬遮罩结构，分别设置于第一、第二导电特征上；多个第一硬遮罩结构，设置于抗背溅镀层上。抗背溅镀层对第一硬遮罩结构有蚀刻选择性。第一硬遮罩结构的相邻一对之间的距离小于第二硬遮罩结构的相邻一对之间的距离。第一硬遮罩结构的厚度与抗背溅镀层的厚度比在约10：1～约20：1。第一硬遮罩结构分别包括：第一底层硬遮罩层，设于抗背溅镀层上；第一顶层硬遮罩层及第一侧壁硬遮罩层，设于第一底层硬遮罩层上，后者还与第一顶层硬遮罩层相邻，前者对第一底层硬遮罩层具蚀刻选择性。

技术研发人员：黄则尧
受保护的技术使用者：南亚科技股份有限公司
技术研发日：
技术公布日：2024/6/20