半导体器件的制作方法

本公开涉及半导体器件。

背景技术：

1、作为用于增加半导体器件密度的缩小技术，已经提出了多栅晶体管，其中在衬底上形成鳍状或纳米线状的多沟道有源图案(或硅体)，并且在多沟道有源图案的表面上形成栅极。

2、这样的多栅晶体管使用三维沟道，这有利于缩小。另外，在不增加多栅晶体管的栅长度的情况下，电流控制能力可以得到改善。此外，可以抑制沟道区电势受漏极电压不利影响的短沟道效应(sce)。

3、同时，随着半导体器件的间距尺寸减小，研究集中在减小电容并确保半导体器件中的接触部之间的电稳定性。

技术实现思路

1、本公开的各方面提供了一种具有改进的可靠性的半导体器件。

2、然而，本公开的各方面不限于本文所阐述的那些。通过参考下面给出的本公开的详细描述，本公开的上述和其他方面对于本公开所属领域的普通技术人员而言将变得更加清楚。

3、一般而言，本说明书中描述的主题的创新方面可以体现在半导体器件中，该半导体器件包括：衬底，包括在第一方向上彼此相对的第一表面和第二表面；有源图案，设置在衬底的第一表面上并沿与第一方向交叉的第二方向延伸；场绝缘膜，设置在衬底的第一表面上并覆盖有源图案的侧壁；电力轨，设置在衬底的第二表面上并沿第二方向延伸；过孔沟槽，设置在有源图案的一侧并穿过场绝缘膜；以及电力轨过孔，填充过孔沟槽并连接到电力轨，其中，电力轨过孔包括：第一子膜，形成为单层膜；以及第二子膜，设置在第一子膜上，并且包括沿过孔沟槽的内侧壁延伸的阻挡膜、以及设置在阻挡膜之间的填充膜。

4、另一个一般方面可以体现在半导体器件中，该半导体器件包括：衬底，包括在第一方向上彼此相对的第一表面和第二表面；多个有源图案，设置在衬底的第一表面上，在第二方向上延伸，并且在第三方向上彼此间隔开；多个栅电极，设置在衬底的第一表面上，覆盖多个有源图案，在第三方向上延伸，并且在第二方向上彼此间隔开；多个源/漏图案，设置在多个栅电极之间并连接到多个有源图案中的每个有源图案；场绝缘膜；设置在衬底的第一表面上并覆盖多个有源图案的侧壁；电力轨，设置在衬底的第二表面上并沿第二方向延伸；电力轨过孔，设置在多个栅电极之间以及多个源/漏图案之间并连接到电力轨；以及过孔绝缘衬层，沿电力轨过孔的侧壁延伸，其中，电力轨过孔包括：第一子膜，设置在过孔绝缘衬层之间并形成为单层膜；以及第二子膜，设置在第一子膜上，并且包括沿过孔绝缘衬层的侧壁延伸但不沿第一子膜的上表面延伸的阻挡膜、以及设置在阻挡层之间的填充膜。

5、另一个一般方面可以体现在半导体器件中，该半导体器件包括：衬底，包括在第一方向上彼此相对的第一表面和第二表面；有源图案，设置在衬底的第一表面上，并且包括沿第二方向延伸的下部图案以及沿第一方向与下部图案间隔开的一个或多个片状图案；场绝缘膜，设置在衬底的第一表面上并覆盖下部图案的侧壁；栅电极，设置在衬底的第一表面上，围绕片状图案，并且沿第三方向延伸；源/漏图案，设置在栅电极的一侧并连接到下部图案；源/漏接触部，设置在源/漏图案上并连接到源/漏图案；电力轨，设置在衬底的第二表面上并沿第二方向延伸；掩埋导电图案，设置在衬底内并连接到电力轨；过孔沟槽，设置在栅电极的一侧和源/漏图案的一侧并穿过场绝缘膜以暴露掩埋导电图案；过孔绝缘衬层，沿过孔沟槽的外侧壁延伸；以及电力轨过孔，设置在过孔沟槽中，连接到掩埋导电图案，并且连接到源/漏接触部，其中，电力轨过孔包括：第一子膜，连接到掩埋导电图案并形成为单层膜；以及第二子膜，设置在第一子膜上，并且包括沿过孔沟槽的侧壁延伸的阻挡膜、以及设置在阻挡膜之间并与第一子膜接触的填充膜。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，所述第二子膜的填充膜与所述第一子膜的上表面接触。

3.根据权利要求1所述的半导体器件，其中，所述多个阻挡膜中的每个阻挡膜包括沿所述第一子膜的上表面延伸的部分。

4.根据权利要求1所述的半导体器件，其中，所述第一子膜由与所述填充膜不同的材料构成。

5.根据权利要求1所述的半导体器件，其中，所述第一子膜和所述填充膜由相同的材料构成。

6.根据权利要求1所述的半导体器件，其中，从所述衬底的所述第二表面到所述第一子膜的上表面的高度大于从所述衬底的所述第二表面到所述场绝缘膜的上表面的高度。

7.根据权利要求1所述的半导体器件，其中，所述第二子膜的所述阻挡膜的至少一部分沿与所述第一方向和所述第二方向交叉的第三方向与所述有源图案重叠。

8.根据权利要求1所述的半导体器件，还包括：

9.根据权利要求1所述的半导体器件，还包括：

10.一种半导体器件，包括：

11.根据权利要求10所述的半导体器件，还包括：

12.根据权利要求11所述的半导体器件，其中，所述第一子膜的底表面与所述掩埋导电图案接触。

13.根据权利要求10所述的半导体器件，其中，所述第一子膜在所述第二方向上不与所述多个栅电极重叠。

14.根据权利要求10所述的半导体器件，其中，所述第二子膜的所述多个阻挡膜在所述第三方向上不与所述多个源/漏图案完全重叠。

15.根据权利要求10所述的半导体器件，还包括：

16.根据权利要求10所述的半导体器件，其中，所述第一子膜由与所述填充膜不同的材料构成。

17.根据权利要求10所述的半导体器件，其中，所述第一子膜和所述填充膜由相同的材料构成。

18.一种半导体器件，包括：

19.根据权利要求18所述的半导体器件，其中，所述第一子膜和所述填充膜由不同的材料构成。

20.根据权利要求18所述的半导体器件，其中，所述第一子膜和所述填充膜由相同的材料构成。

技术总结
一种半导体器件，包括：衬底，该衬底包括在第一方向上彼此相对的第一表面和第二表面；有源图案，在衬底的第一表面上并沿第二方向延伸；场绝缘膜，在衬底的第一表面上并覆盖有源图案的侧壁；电力轨，在衬底的第二表面上并沿第二方向延伸；过孔沟槽，在有源图案的一侧并穿过场绝缘膜；以及电力轨过孔，填充过孔沟槽并连接到电力轨，其中，电力轨过孔包括：第一子膜，形成为单层膜；以及第二子膜，在第一子膜上，并且包括沿过孔沟槽的内侧壁延伸的阻挡膜、以及阻挡膜之间的填充膜。

技术研发人员：朴明珠,黄载元,李镐珍
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/11/7