半导体结构及其形成方法与流程

本发明涉及集成电路制造，尤其涉及一种半导体结构及其形成方法。

背景技术：

1、在集成电路的制造过程中，随着半导体器件的尺寸不断缩小，rc(resistor-capacitance，电阻-电容)延迟效应对器件性能的影响越来越大，因而，降低电阻成为改善半导体结构的性能的重要方向。在通过化学器件沉积工艺沉积金属钨等材料于通孔内形成导电连接柱的过程中，由于沉积材料本身的特性，需要先沉积一定厚度的tin等材料作为黏附阻挡层，但是，tin等黏附阻挡层的电阻率通常较高，从而使得覆盖有所述黏附阻挡层的导电连接柱整体的电阻值偏大，不利于rc延迟效应的改善。

2、随着半导体制造工艺的不断发展，选择性金属钨工艺出现，此工艺可以实现在特定的金属材料表面生长金属钨材料，而在电介质表面不生长，实现通孔内无黏附阻挡层的填充，从而降低导电连接柱的整体电阻。在金属栅极结构中，通常采用金属铝作为最顶层的栅极导电层，然而，选择性金属钨填充工艺的反应包括wf6气体，而wf6气体会与金属铝发生剧烈反应，因而当前不能在金属栅极结构表面进行选择性金属钨生长工艺，进而导致无法降低与金属栅极电连接的导电连接柱的电阻，不利于半导体结构性能的改进和提升。

3、因此，如何在金属栅极结构上实施选择性钨生长工艺，从而降低与所述金属栅极结构电连接的导电连接柱的整体的阻值，以实现半导体结构性能的改进和提升，是当前亟待解决的技术问题。

技术实现思路

1、本发明提供一种半导体结构及其形成方法，用于在金属栅极结构上实现选择性金属钨生长工艺，从而降低与所述金属栅极结构电连接的导电连接柱的整体的阻值，实现半导体结构性能的改进和提升。

2、根据一些实施例，本发明提供了一种半导体结构的形成方法，包括如下步骤：

3、形成基底，所述基底包括衬底以及位于所述衬底上方的金属栅极结构；

4、于所述金属栅极结构背离所述衬底的表面形成金属覆盖层，所述金属覆盖层与所述金属栅极结构电连接；

5、采用选择性金属沉积工艺于所述金属覆盖层的表面形成导电连接柱。

6、在一些实施例中，形成基底的具体步骤包括：

7、提供衬底，所述衬底内包括有源区，所述有源区包括沟道区以及沿第一方向分布于所述沟道区外部的源漏区，所述第一方向与所述衬底的顶面平行；

8、于所述沟道区的上方形成金属栅极结构，所述金属栅极结构包括栅极导电层以及覆盖所述栅极导电层的侧壁和所述栅极导电层的底面的栅极介电层。

9、在一些实施例中，形成基底的具体步骤还包括：

10、于所述源漏区上方形成与所述源漏区电连接的导电接触层。

11、在一些实施例中，所述基底还包括沿第二方向位于所述衬底的顶面上的第一介质层，所述第一介质层覆盖所述导电接触层和所述金属栅极结构，所述栅极导电层暴露于所述第一介质层的表面，其中，所述第二方向与所述衬底的顶面垂直；于所述金属栅极结构背离所述衬底的表面形成金属覆盖层的具体步骤包括：

12、沉积第一金属材料于暴露的所述栅极导电层的表面，形成直接覆盖于所述栅极导电层的表面的所述金属覆盖层。

13、在一些实施例中，于所述金属栅极结构背离所述衬底的表面形成金属覆盖层的具体步骤包括：

14、沉积金属钴于所述栅极导电层的顶面上，形成与所述栅极导电层电连接的所述金属覆盖层。

15、在一些实施例中，采用选择性金属沉积工艺于所述金属覆盖层的表面形成导电连接柱的具体步骤包括：

16、形成覆盖所述第一介质层和所述金属覆盖层的第二介质层；

17、图案化所述第二介质层，形成暴露所述金属覆盖层的第一通孔；

18、采用选择性金属沉积工艺沉积第二金属材料于所述第一通孔内，形成与所述金属覆盖层直接接触电连接的所述导电连接柱。

19、在一些实施例中，采用选择性金属沉积工艺沉积第二金属材料于所述第一通孔内的具体步骤包括：

20、传输包括wf6的反应物至所述第一通孔内，所述反应物发生化学反应形成金属钨，且以金属钨作为第二金属材料，所述第一金属材料不与wf6发生化学反应。

21、在一些实施例中，采用选择性金属沉积工艺于所述金属覆盖层的表面形成导电连接柱之后，还包括如下步骤：

22、图案化所述第二介质层和所述第一介质层，形成暴露所述导电接触层的第二通孔；

23、沉积覆盖所述第二通孔的内壁的黏附阻挡层；

24、沉积填充于所述第二通孔内且覆盖于所述黏附阻挡层的表面的导电插塞，所述导电插塞与所述源漏区电连接。

25、根据另一些实施例，本发明还提供了一种半导体结构，包括：

26、衬底；

27、金属栅极结构，位于所述衬底的上方；

28、金属覆盖层，覆盖于所述金属栅极结构背离所述衬底的表面上，且所述金属覆盖层与所述金属栅极结构电连接；

29、导电连接柱，位于所述金属覆盖层背离所述金属栅极结构的表面，且所述导电连接柱与所述金属覆盖层直接接触电连接。

30、在一些实施例中，所述衬底包括有源区，所述有源区包括沟道区以及沿第一方向分布于所述沟道区外部的源漏区，所述第一方向与所述衬底的顶面平行；

31、所述金属栅极结构包括位于所述沟道区上方的栅极导电层以及覆盖所述栅极导电层的侧壁和所述栅极导电层的底面的栅极介电层；

32、所述金属覆盖层直接覆盖于所述栅极导电层的表面。

33、在一些实施例中，所述金属覆盖层的材料为金属钴，所述导电连接柱的材料为金属钨。

34、在一些实施例中，还包括：

35、导电接触层，沿第二方向位于所述源漏区上方且与所述源漏区接触电连接，其中，所述第二方向与所述衬底的顶面垂直；

36、第一介质层，沿所述第二方向位于所述衬底的顶面上，所述第一介质层覆盖所述导电接触层和所述金属栅极结构；

37、第二介质层，沿所述第二方向位于所述第一介质层上方，且所述第二介质层覆盖所述金属覆盖层，所述导电连接柱沿所述第二方向贯穿所述第二介质层；

38、源漏引出结构，沿所述第二方向位于所述导电接触层上方，包括沿所述第二方向延伸的导电插塞以及覆盖所述导电插塞的侧壁和底面的黏附阻挡层，所述源漏引出结构与所述导电接触层电连接。

39、本发明提供的半导体结构及其形成方法，在金属栅极结构上方形成导电连接柱之前，先在金属栅极结构的表面形成金属覆盖层，所述金属覆盖层隔离了所述金属栅极结构与形成导电连接柱的反应物，避免所述金属栅极结构在形成所述导电连接柱的过程中受到损伤，而且，由于所述金属覆盖层采用金属材料制成，因而能够在所述金属栅极结构的上方通过选择性金属生长工艺形成所述导电连接柱，从而有助于降低所述半导体结构内部的阻值，实现对半导体结构性能和制造良率的提升。

技术特征：

1.一种半导体结构的形成方法，其特征在于，包括如下步骤：

2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成基底的具体步骤包括：

3.根据权利要求2所述的半导体结构的形成方法，其特征在于，形成基底的具体步骤还包括：

4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述基底还包括沿第二方向位于所述衬底的顶面上的第一介质层，所述第一介质层覆盖所述导电接触层和所述金属栅极结构，所述栅极导电层暴露于所述第一介质层的表面，其中，所述第二方向与所述衬底的顶面垂直；于所述金属栅极结构背离所述衬底的表面形成金属覆盖层的具体步骤包括：

5.根据权利要求3所述的半导体结构的形成方法，其特征在于，于所述金属栅极结构背离所述衬底的表面形成金属覆盖层的具体步骤包括：

6.根据权利要求4所述的半导体结构的形成方法，其特征在于，采用选择性金属沉积工艺于所述金属覆盖层的表面形成导电连接柱的具体步骤包括：形成覆盖所述第一介质层和所述金属覆盖层的第二介质层；

7.根据权利要求6所述的半导体结构的形成方法，其特征在于，采用选择性金属沉积工艺沉积第二金属材料于所述第一通孔内的具体步骤包括：

8.根据权利要求6所述的半导体结构的形成方法，其特征在于，采用选择性金属沉积工艺于所述金属覆盖层的表面形成导电连接柱之后，还包括如下步骤：

9.一种半导体结构，其特征在于，包括：

10.根据权利要求9所述的半导体结构，其特征在于，所述衬底包括有源区，所述有源区包括沟道区以及沿第一方向分布于所述沟道区外部的源漏区，所述第一方向与所述衬底的顶面平行；

11.根据权利要求10所述的半导体结构，其特征在于，所述金属覆盖层的材料为金属钴，所述导电连接柱的材料为金属钨。

12.根据权利要求10所述的半导体结构，其特征在于，还包括：

技术总结
本发明涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：形成基底，所述基底包括衬底以及位于所述衬底上方的金属栅极结构；于所述金属栅极结构背离所述衬底的表面形成金属覆盖层，所述金属覆盖层与所述金属栅极结构电连接；采用选择性金属沉积工艺于所述金属覆盖层的表面形成导电连接柱。本发明避免了金属栅极结构在形成导电连接柱的过程中受到损伤，使得能够在金属栅极结构上方通过选择性金属生长工艺形成导电连接柱，从而有助于降低半导体结构内部的阻值，实现对半导体结构性能和制造良率的提升。

技术研发人员：于海龙,董信国,孟昭生,赵朵朵
受保护的技术使用者：上海积塔半导体有限公司
技术研发日：
技术公布日：2024/9/29