半导体结构及其制造方法与流程

本申请的实施例涉及半导体结构及其形成方法。

背景技术：

1、半导体集成电路(ic)工业经历了指数级增长。ic材料和设计中的技术进步已经产生了多代ic，其中每一代都具有比上一代更小且更复杂的电路。在ic发展的过程中，功能密度(即，每芯片区的互连器件的数量)普遍增大，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))已经减小。这种缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这样的缩小也增加了处理和制造ic的复杂性。

2、例如，随着集成电路(ic)技术朝着更小的技术节点发展，已经引入了多栅极器件，以通过增加栅极-沟道耦合、减小截止状态电流以及减小短沟道效应(sce)来改进栅极控制。多栅极器件通常是指具有设置在沟道区域的多于一侧上方的栅极结构或其部分的器件。全环栅(gaa)晶体管是多栅极器件的实例，多栅极器件已经成为用于高性能和低泄漏应用的流行和有前途的候选器件。gaa晶体管具有可以部分或完全在沟道区域周围延伸以在两侧或多侧上提供对沟道区域的访问的栅极结构。因为其栅极结构围绕沟道区域，所以gaa晶体管也可以称为围绕栅晶体管(sgt)。因为gaa晶体管的沟道区域可以包括纳米线或纳米片，并且其配置类似于桥，所以gaa晶体管也可以称为多桥沟道(mbc)晶体管、纳米线晶体管或纳米片晶体管。纳米片和纳米线通常可以称为纳米结构。

3、gaa晶体管可以在ic器件中实施不同的功能。一些功能可以由具有低电阻的晶体管最佳实施，并且一些功能可以由具有低电容的晶体管最佳实施。虽然制造单一种类的gaa晶体管来实施所有功能节省了成本，但是可能会牺牲ic器件的性能或能效。

技术实现思路

1、本申请的一些实施例提供了一种制造半导体结构的方法，包括：接收工件，包括：有源区域，位于衬底上方并且包括与多个第二半导体层交错的多个第一半导体层，以及伪栅极堆叠件，位于所述有源区域的沟道区域上方；蚀刻所述有源区域的源极/漏极区域以形成暴露所述有源区域的侧壁的源极/漏极沟槽；选择性并且部分地蚀刻所述多个第二半导体层以形成内部间隔件凹槽；在所述内部间隔件凹槽中形成内部间隔件部件；在所述多个第一半导体层的暴露侧壁上形成沟道延伸部件；在形成所述沟道延伸部件之后，在所述源极/漏极沟槽上方形成源极/漏极部件；去除所述伪栅极堆叠件；选择性去除所述多个第二半导体层以在所述沟道区域中形成多个纳米结构；以及形成栅极结构以包裹所述多个纳米结构的每个，其中，所述沟道延伸部件包括未掺杂的硅。

2、本申请的另一些实施例提供了一种半导体结构，包括：衬底；以及第一晶体管和第二晶体管，设置在所述衬底上方，其中，所述第一晶体管包括：第一源极/漏极部件和第二源极/漏极部件，第一多个沟道构件，沿方向在所述第一源极/漏极部件和所述第二源极/漏极部件之间延伸，第一栅极结构，包裹所述第一多个沟道构件的每个，以及第一栅极间隔件层对，设置在所述第一多个沟道构件上方并且将所述第一栅极结构的顶部部分夹置在中间，其中，所述第二晶体管包括：第三源极/漏极部件和第四源极/漏极部件，第二多个沟道构件，沿所述方向在所述第三源极/漏极部件和所述第四源极/漏极部件之间延伸，第二栅极结构，包裹所述第二多个沟道构件的每个，以及第二栅极间隔件层对，设置在所述第二多个沟道构件上方并且将所述第二栅极结构的顶部部分夹置在中间，其中，沿所述方向，所述第二栅极间隔件层对的每个的厚度小于所述第一栅极间隔件层对的每个的厚度。

3、本申请的另一些实施例提供了一种制造半导体结构的方法，包括：接收工件，包括：衬底，包括第一区和第二区，第一有源区域，位于所述第一区上方，并且包括与多个第二半导体层交错的多个第一半导体层，所述第一有源区域在第一源极/漏极部件和第二源极/漏极部件之间延伸，第二有源区域，位于所述第二区上方，并且包括与所述多个第二半导体层交错的所述多个第一半导体层，所述第二有源区域在第三源极/漏极部件和第四源极/漏极部件之间延伸，第一伪栅极堆叠件，位于所述第一有源区域的沟道区域上方，第一栅极间隔件层对，设置在所述第一有源区域上方并且将所述第一伪栅极堆叠件的顶部部分夹置在中间，第二伪栅极堆叠件，位于所述第二有源区域的沟道区域上方，以及第二栅极间隔件层对，设置在所述第二有源区域上方并且将所述第二伪栅极堆叠件的顶部部分夹置在中间；去除所述第一伪栅极堆叠件和所述第二伪栅极堆叠件；选择性去除所述多个第二半导体层以在所述第一区中形成第一多个纳米结构并且在所述第二区中形成第二多个纳米结构；选择性修整所述第二区中的所述第一栅极间隔件层对和所述第二栅极间隔件层对；以及在所述修整之后，形成第一栅极结构以包裹所述第一多个纳米结构的每个并且形成第二栅极结构以包裹所述第二多个纳米结构的每个。

技术特征：

1.一种制造半导体结构的方法，包括：

2.根据权利要求1所述的方法，其中，所述沟道延伸部件的形成对半导体材料的表面具有选择性。

3.根据权利要求1所述的方法，其中，在形成所述源极/漏极部件之后，所述沟道延伸部件横向延伸至所述源极/漏极部件中。

4.根据权利要求1所述的方法，

5.根据权利要求1所述的方法，其中，所述多个第一半导体层包括硅，并且所述多个第二半导体层包括硅锗。

6.一种半导体结构，包括：

7.根据权利要求6所述的半导体结构，

8.根据权利要求6所述的半导体结构，

9.根据权利要求6所述的半导体结构，

10.一种制造半导体结构的方法，包括：

技术总结
提供了半导体结构及其制造方法。根据本公开实施例的方法包括：接收工件，工件包括位于衬底上方并且具有与第二半导体层交错的第一半导体层的有源区域以及位于有源区域的沟道区域上方的伪栅极堆叠件；蚀刻有源区域的源极/漏极区域以形成暴露有源区域的侧壁的源极/漏极沟槽；选择性并且部分地蚀刻第二半导体层以形成内部间隔件凹槽；在内部间隔件凹槽中形成内部间隔件部件；在第一半导体层的暴露侧壁上形成沟道延伸部件；在源极/漏极沟槽上方形成源极/漏极部件；去除伪栅极堆叠件；选择性去除第二半导体层以在沟道区域中形成纳米结构；以及形成栅极结构以包裹纳米结构的每个。沟道延伸部件包括未掺杂的硅。

技术研发人员：李宗霖,李威养,温明璋,詹前泰,叶致锴,林大文
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：
技术公布日：2024/12/12