直接键合原生互连件和有源基部管芯的制作方法

本发明总的来说涉及电子电路，更具体地涉及电压源。

背景技术：

1、在微电子系统中，电子电路被制成在晶片或半导体材料(诸如硅)上。具有电子电路的晶片可键合到一个或多个其他晶片上，键合到单独的管芯上，或者其自身被切割成多个管芯，每个管芯包含电路的复制品。具有功能集成电路的每个管芯被称为微芯片或“芯片”。当来自功能库的特定功能被指派给单独的芯片时，或者当大的单片芯片被较小芯片的集合模拟时，这些较小芯片或具有特定或专有功能的芯片可被称为“小芯片”。如本文所用，小芯片通常是指单个管芯上的完整子系统ip芯(知识产权芯)，可重复使用的逻辑单元。小芯片库可用于提供常规或完善的ip块功能。

2、常规上，微芯片和小芯片需要标准接口来彼此通信和交互，并且具有构成微电子器件的较大微电子布局。在行业内预期会使用此类标准接口，并且认为这是理所当然的。在行业内假设需要输入和输出(i/o)的每个逻辑块将通过包括至少一些i/o协议的标准接口工作。标准接口可被正式定义为：

3、“两个系统之间或一个系统的部件之间(例如，处理器与外围设备之间)的互连点，在该互连点处所有物理参数、电参数和逻辑参数均符合预先确定值并且在其他情况下共同使用。可以基于制造商、行业或国际用途将接口归类为标准接口。处理器的i/o通道可归类为标准接口，因为它们对于该类型的所有处理器是公用的，或对于不止一种类型的外围设备是共用的，但它们可以是制造商特有的。一些接口是事实上的行业标准，可用于连接来自不同供应商的器件。其他界面通过行业协会或国际委员会或联盟内的协议进行标准化”(《计算字典2004》，牛津大学出版社2004年首次出版)。

4、标准接口和i/o协议提供了良好特征的输出，这些输出具有足够大的驱动器为各种输出负载供电，并提供其他有益效果，诸如电压调平和具有静电放电(esd)保护的缓冲输入。这些有益效果的折衷是，由给定微芯片的特定逻辑或“芯ip”产生的原生信号必须被适配、修改并且通常被路由，以对标准接口具有合适的兼容性。标准接口继而又使多个独立芯片能够根据标准化协议以标准化方式彼此“通话”，因为这些接口具有标准的引脚几何结构、设计的串行化、标准电压、标准定时等，以实现共同的兼容性。但小芯片和由此产生的3d堆叠ic结构往往更大、更复杂、更昂贵、产生更多的热量，而且比其支持车载标准接口和i/o协议所需的耗电量更大。

技术实现思路

1、本发明提供了直接键合的原生互连件和有源基部管芯。原生互连件是直接在管芯的原生导体与第二管芯的导体之间形成的金属至金属键合，从而放弃了对标准接口的复杂性和开销的需要。管芯的原生导体是电导体，该电导体对管芯的原始信号或原生信号具有电接触，在特定管芯的核心功能逻辑级上操作，而不需要对信号进行显著修改以便与其他管芯连接。

2、在微电子架构中，有源管芯或小芯片经由其芯级导体连接到有源基部管芯。这些原生互连件提供了短数据路径，这放弃了标准接口的开销。由于原生互连件耦接到位，系统可保存再分布路由。有源基部管芯可包含定制逻辑，允许附接的管芯提供存储函数。

3、有源基部管芯可以适应多种互连类型，并且可以容纳来自各种工艺节点和不同操作电压的小芯片。有源基部管芯可利用其自身的状态元件进行信号驱动，或者可在交叉管芯边界上使用附接的小芯片上的状态元件来驱动。有源基部管芯从多个不同的小芯片接收原生芯侧信号，并且能够在有源基部管芯的功能元件与附接的小芯片之间进行双向通信。有源基部管芯可显著减小尺寸和区域占用面积，并且可降低功率要求，尤其是对于大型硬小芯片而言更是如此。当需要时，有源基部管芯可集成中继器单元以用于较长路由，并且利用数据传输方案提高信号质量、改善定时并提供原生高速接口。小芯片可共享基部管芯的处理资源和存储器资源。路由阻塞很小，因为小芯片上的某些电路元件可与基部管芯上的电路元件取向和/或对准，从而改善信号质量和定时。该系统可任选地以双倍数据速率(ddr)或四倍数据速率(qdr)操作。该架构有利于asic、assp和fpga集成电路以及大型神经网络，同时减少了占用面积和功率要求。

4、本
技术实现要素：
并非旨在确定所要求保护的主题的关键或基本特征，也不旨在用作帮助限制所要求保护的主题的范围。

技术特征：

1.一种系统，包括：

2.根据权利要求1所述的系统，其中所述第一功能块包括乘法器、算术逻辑单元alu、指令解码器、数字信号处理器dsp、子系统知识产权ip核心或其组合。

3.根据权利要求1所述的系统，其中所述第一功能块包括知识产权ip核心，所述ip核心包括存储器控制器或可重复使用的逻辑单元。

4.根据权利要求1所述的系统，其中所述第一数据连接在所述第一小芯片和所述有源基部管芯之间双向传递所述原始数据信号而无需使用包括输入/输出i/o协议的标准接口。

5.根据权利要求1所述的系统，其中所述第一混合键合具有在0.1μm和5μm之间的间距。

6.根据权利要求1所述的系统，其中所述第一混合键合在所述第一小芯片和所述有源基部管芯之间形成连续电路。

7.根据权利要求6所述的系统，其中所述第一小芯片和所述有源基部管芯被设置为通过所述连续电路进行两向通信。

8.根据权利要求1所述的系统，还包括由第二混合键合附连到所述有源基部管芯的第二小芯片。

9.根据权利要求8所述的系统，其中所述有源基部管芯包括用于调节所述第一小芯片和所述第二小芯片之间的电压的一个或多个电压调节器或电压调节域。

10.根据权利要求1所述的系统，其中所述第一小芯片包括第一导体，所述第一导体混合键合到所述有源基部管芯，并且所述第一导体包括中继器、缓冲器、驱动器、重驱动器、状态机、电压调节器、定时组件或其组合。

11.根据权利要求8所述的系统，其中所述第一小芯片和所述第二小芯片附接到所述有源基部管芯的相对侧。

12.根据权利要求1所述的系统，还包括附接到所述第一小芯片的第二小芯片，其中所述第二小芯片通过设置成通过所述第一小芯片的互连来通信地耦合到所述有源基部管芯。

13.根据权利要求8所述的系统，还包括设置在所述第二小芯片上的第三小芯片。

14.根据权利要求1所述的系统，进一步包括：

15.根据权利要求14所述的系统，其中所述第一功能块或所述第二功能块中的至少一个功能块包括存储器控制器。

16.根据权利要求1所述的系统，进一步包括由第二混合键合附接到所述有源基部管芯的多个微米尺寸的第二小芯片，其中：

17.一种系统，包括：

18.一种系统，包括：

技术总结
本发明提供了直接键合的原生互连件和有源基部管芯。在微电子架构中，有源管芯或小芯片经由其芯级导体连接到有源基部管芯。这些原生互连件提供了短数据路径，这放弃了标准接口的所述开销。由于所述原生互连件耦接到位，所述系统保存再分布路由。所述基部管芯可包含定制逻辑，允许所述附接的管芯提供存储函数。所述架构可连接来自在不同的电压下操作的各种工艺节点的不同互连件类型和小芯片。所述基部管芯可具有用于驱动的状态元件。所述基部管芯上的功能块接收来自不同小芯片的原生信号，并且与所有附接的小芯片通信。所述小芯片可共享所述基部管芯的处理资源和存储器资源。路由阻塞很小，从而改善了信号质量和定时。所述系统能够以双倍数据速率或四倍数据速率操作。所述架构有利于ASIC、ASSP和FPGA IC以及神经网络，从而减少了占用面积和功率要求。

技术研发人员：J·A·德拉克鲁斯,S·L·泰格,黄绍武,W·C·普兰斯,D·E·菲施
受保护的技术使用者：艾克瑟尔西斯公司
技术研发日：
技术公布日：2024/11/28