高密度衬底叠层封装结构和封装方法与流程

本发明涉及半导体封装，尤其涉及一种高密度衬底叠层封装结构和封装方法。

背景技术：

1、现有的2.5d封装技术是把多颗小芯片集成封装在一起，芯片的电连接通过在芯片焊盘的表面形成金属柱。金属柱的形成方式主要有两种，一种是通过在芯片焊盘的表面进行电镀金属柱，之后再进行塑封。另一种是先塑封芯片后再在塑封体上蚀刻开槽、在槽内填充金属材料形成金属柱。无论哪种方式，都需要在塑封后对塑封体和金属柱进行研磨。研磨工艺中，会利用化学药剂与研磨盘的颗粒，使得金属柱和研磨盘相对旋转运动来达成平坦化。

2、研磨过程中，金属柱容易受到剪切力，导致金属柱底部与芯片焊盘产生裂纹，从而导致电性失效等问题。

技术实现思路

1、本发明的目的在于提供一种高密度衬底叠层封装结构和封装方法，有效减少研磨过程中芯片受到的剪切力，防止芯片出现隐裂或损伤。

2、第一方面，本发明提供一种高密度衬底叠层封装结构，包括：

3、第一芯片，所述第一芯片具有第一焊盘；

4、导电线弧，所述导电线弧的两端连接于同一所述第一焊盘；

5、第一塑封体，所述第一塑封体包覆所述第一芯片；

6、第一介质层，所述第一介质层内设有与所述导电线弧电连接的第一布线层；所述第一介质层覆盖在所述第一塑封体靠近所述第一焊盘的一侧；

7、所述第一介质层表面设有与所述第一布线层电连接的第一凸点；

8、第二芯片，所述第二芯片与所述第一凸点电连接。

9、在可选的实施方式中，所述导电线弧具有多个波峰和/或多个波谷。

10、在可选的实施方式中，所述导电线弧和所述第一焊盘之间形成容置空腔；所述导电线弧远离所述芯片的一侧断开形成与所述容置空腔连通的第一开口；所述导电线弧包括形成所述第一开口的第一端部和第二端部；所述第一端部和所述第二端部分别与所述第一布线层电连接。

11、在可选的实施方式中，所述容置空腔内填充有金属层，或所述容置空腔内填充有第一介质层。

12、在可选的实施方式中，所述芯片上设有环形挡胶，所述第一焊盘和所述导电线弧位于所述环形挡胶内。

13、在可选的实施方式中，所述环形挡胶内设有可移除的填充胶。

14、在可选的实施方式中，还包括覆盖在所述第一塑封体远离所述第一焊盘的一侧的第二介质层；所述第二介质层内设有第二布线层，所述第二介质层的表面设有与所述第二布线层电连接的第二凸点；所述第一布线层和所述第二布线层通过导电柱电连接。

15、在可选的实施方式中，还包括多个散热线弧，所述第一芯片上设有散热焊盘，每个所述散热线弧的一端与所述散热焊盘连接，另一端与所述第二介质层连接；多个所述散热线弧分设于所述第一芯片的外围。每个所述散热线弧的中部断开。

16、在可选的实施方式中，所述散热线弧的中部断开形成第一线弧和第二线弧；所述第一线弧的一端和所述散热焊盘连接，另一端和所述第一介质层连接；所述第二线弧的一端和所述第一介质层连接，另一端和所述第二介质层连接；

17、所述第二介质层中设有接地点，所述第二线弧和所述接地点电连接。

18、第二方面，本发明提供一种封装方法，用于制备如前述实施方式中任一项所述的高密度衬底叠层封装结构。

19、在可选的实施方式中，包括：

20、提供贴装有第一芯片的载具；

21、在所述第一芯片的第一焊盘上形成导电线弧；

22、在所述载具上形成导电柱；

23、塑封第一芯片形成第一塑封体；

24、研磨所述第一塑封体，直至露出所述导电线弧；

25、在所述第一塑封体靠近所述第一焊盘的一侧形成具有第一布线层的第一介质层；所述第一布线层分别和所述导电线弧、所述导电柱电连接。

26、在可选的实施方式中，在所述第一芯片的第一焊盘上形成导电线弧的步骤之后，还包括：

27、在所述第一芯片上形成环形挡胶；所述第一焊盘和所述导电线弧位于所述环形挡胶内。

28、在可选的实施方式中，在所述第一芯片上形成环形挡胶的步骤之后，还包括：

29、在所述环形挡胶内形成填充胶；

30、在研磨所述第一塑封体，直至露出所述导电线弧的步骤之后，去除所述填充胶。

31、在可选的实施方式中，研磨所述第一塑封体，直至露出所述导电线弧的步骤中：

32、研磨所述第一塑封体，直至研磨断所述导电线弧，在所述导电线弧远离所述第一焊盘的一侧形成第一开口。

33、在可选的实施方式中，所述第一芯片设有散热焊盘；在塑封第一芯片形成第一塑封体的步骤之前，还包括：

34、在所述载具和所述散热焊盘之间打线形成散热线弧；

35、研磨所述第一塑封体，直至研磨断所述导电线弧的步骤中：同时研磨断散热线弧。

36、本发明实施例提供的高密度衬底叠层封装结构和封装方法，其有益效果包括：

37、本发明实施例提供的高密度衬底叠层封装结构和封装方法，在第一焊盘上形成导电线弧，从而在研磨时减小导电线弧和第一焊盘的接触面积，减小第一焊盘在研磨中受到的剪切力，防止芯片出现隐裂或裂纹以及电性失效等问题。同时可以提升塑封体和芯片的结合力，结构更可靠。

技术特征：

1.一种高密度衬底叠层封装结构，其特征在于，包括：

2.根据权利要求1所述的高密度衬底叠层封装结构，其特征在于，所述导电线弧具有多个波峰和/或多个波谷。

3.根据权利要求1所述的高密度衬底叠层封装结构，其特征在于，所述导电线弧和所述第一焊盘之间形成容置空腔；所述导电线弧远离所述芯片的一侧断开形成与所述容置空腔连通的第一开口；所述导电线弧包括形成所述第一开口的第一端部和第二端部；所述第一端部和所述第二端部分别与所述第一布线层电连接。

4.根据权利要求3所述的高密度衬底叠层封装结构，其特征在于，所述容置空腔内填充有金属层，或所述容置空腔内填充有第一介质层。

5.根据权利要求1所述的高密度衬底叠层封装结构，其特征在于，所述芯片上设有环形挡胶，所述第一焊盘和所述导电线弧位于所述环形挡胶内。

6.根据权利要求5所述的高密度衬底叠层封装结构，其特征在于，所述环形挡胶内设有可移除的填充胶。

7.根据权利要求1至6中任一项所述的高密度衬底叠层封装结构，其特征在于，还包括覆盖在所述第一塑封体远离所述第一焊盘的一侧的第二介质层；所述第二介质层内设有第二布线层，所述第二介质层的表面设有与所述第二布线层电连接的第二凸点；所述第一布线层和所述第二布线层通过导电柱电连接。

8.根据权利要求7所述的高密度衬底叠层封装结构，其特征在于，还包括多个散热线弧，所述第一芯片上设有散热焊盘，每个所述散热线弧的一端与所述散热焊盘连接，另一端与所述第二介质层连接；多个所述散热线弧分设于所述第一芯片的外围；每个所述散热线弧中部断开。

9.根据权利要求8所述的高密度衬底叠层封装结构，其特征在于，所述散热线弧的中部断开形成第一线弧和第二线弧；所述第一线弧的一端和所述散热焊盘连接，另一端和所述第一介质层连接；所述第二线弧的一端和所述第一介质层连接，另一端和所述第二介质层连接；

10.一种封装方法，其特征在于，用于制备如权利要求1-9中任一项所述的高密度衬底叠层封装结构。

11.根据权利要求10所述的封装方法，其特征在于，包括：

12.根据权利要求11所述的封装方法，其特征在于，在所述第一芯片的第一焊盘上形成导电线弧的步骤之后，还包括：

13.根据权利要求12所述的封装方法，其特征在于，在所述第一芯片上形成环形挡胶的步骤之后，还包括：

14.根据权利要求11所述的封装方法，其特征在于，研磨所述第一塑封体，直至露出所述导电线弧的步骤中：

15.根据权利要求14所述的封装方法，其特征在于，所述第一芯片设有散热焊盘；在塑封第一芯片形成第一塑封体的步骤之前，还包括：

技术总结
本申请提供的一种高密度衬底叠层封装结构和封装方法，涉及半导体封装技术领域。该高密度衬底叠层封装结构包括第一芯片、导电线弧、第一塑封体和第一介质层。第一芯片具有第一焊盘。导电线弧的两端连接于同一第一焊盘。第一塑封体包覆第一芯片；第一介质层内设有与导电线弧电连接的第一布线层。第一介质层覆盖在第一塑封体靠近第一焊盘的一侧。第一介质层表面设有与第一布线层电连接的第一凸点。可减小研磨过程中芯片受到的剪切力，防止芯片受损或出现隐裂。

技术研发人员：何正鸿,戴风伟,简志宏,田旭
受保护的技术使用者：甬矽半导体（宁波）有限公司
技术研发日：
技术公布日：2024/12/17