振荡器模块无线基础结构电子装置和基础结构振荡器组件的制作方法

专利名称：:振荡器模块无线基础结构电子装置和基础结构振荡器组件的制作方法
技术领域：
：本发明涉及压控振荡器/锁相环(VCO/PLL)模块，更具体地，涉及到适合于结合例如基础结构基站和微波"点对点"和"点对多点"系统使用的减小尺寸的VCO/PLL合成器模块。
背景技术：
：目前可得到的可结合例如无线基础结构基站使用的基于同轴谐振器(CR)的低相位噪声合成器封装由适配于被组装在客户的主板上的多个分立部件组成。当然，'与这些基于分立部件的合成器封装有关的缺点在于，它们在客户的印刷电路板上需要比由典型的20.3mmx14.8mm的基础结构振荡器模块在客户的电路板上占用的空间大得多的空间。本发明通过4是供适合于占用相同的20.3mmx14.8mm的面积的基于CR的VCO/PLL模块而解决这个问题。
发明内容本发明针对减小尺寸的、基于同轴谐振器的压控振荡器/锁相环合成器装置或模块，优选地其尺度约为20.3mmx14.8mmx3.9mm,它包括适配于生成频率信号的压控振荡器，与压控振荡器通信用于生成频率信号的同轴谐振器，以及与压控振荡器通信、并适配于接收频率信号和生成调整的频率信号的锁相环电路。在一个实施例中，锁相环电路包括与压控振荡器通信的环路滤波器和緩冲电路。压控振荡器、同轴谐振器和锁相环电路可以被安装在、并被电连接到基片或.印刷电路板，以限定和完成该模块。还可乂使用一个罩子来啮合和覆盖电路板。本发明涉及一种振荡器模块，包括集成电路、环路滤波器和带有同轴谐振器的压控振荡器，所述元件都安装在长大约20.3mm、宽大约14.8mm的电路板上。本发明进一步涉及一种振荡器模块，包括锁相环集成电路、环路滤波器和带有同轴谐振器的压控振荡器，所述元件都安装在长大约20.3mm、宽大约14.8mm的电路板上。本发明还涉及一种无线基础结构电子装置，包括压控振荡器，适配于生成频率信号；与压控振荡器相关连的同轴谐振器，用于生成频率信号；以及与压控振荡器通信的锁相环电路，所述锁相环电路适配于接收频率信号和生成调整的频率信号。本发明另外涉及一种基础结构振荡器组件，包括电路板；被安装在电路板上的压控振荡器；被安装在电路板上的同轴谐振器；以及也被安装在电路板上的锁相环电路；电路板电连接压控振荡器、同轴谐振器和锁相环电路。从本发明的以下的说明、附图、和所附的示例性权利要求，将更容易明白其它优点和特征。在形成本说明书的一部分的附图中，其中相同的标号被利用来表示在图上的相同的部分图1是按照本发明的基于CR的VCO/PLL模块的顶部平面透视图；图2是图1所示的模块的电路板的顶部平面透视图；图3是图1的基于CR的VCO/PLL模块的电路的示意图；图4是显示在本发明的基于CR的VCO/PLL模块的印刷电路板的正面上的部件布局的放大的顶部平面视图；图5是本发明的基于CR的VCO/PLL模块的印刷电路板的背面的放大的顶部平面浮见图；以及图6A和6B分别是本发明的模块的罩子的顶部和内部的放大的透视图。具体实施方式虽然本发明可以容许有许多不同形式的实施例，但本说明书和附图只公开一个优选实施例作为本发明的例子。然而，不意味着本发明限于这样描述的实施例。在图上，单个方块或单元可以表示共同执行单个功能的几个单独的部件和/或电路。同样地，单条线可以代表用于执行特定操作的几个单独的信号或能量传输路径。'图1和2显示本发明的减小尺寸的基于同轴谐振器(CR)的VCO/PLL(压控振荡器/锁相环)合成器模块20,其适配于用在例如工作在约lGHz与5GHz之间的频率的无线基础结构基站和微波"点对点"和"点对多点"系统。模块20具有20.3mm(L)x14.8mm(W)x3.9mm(H)(最大值)的尺寸，包括通常为矩形的印刷电路板22，在该印刷电路板22上恰当地放置所有的电的和电子的部件以及适配于覆盖所有的部件的金属盖或屏蔽罩27。印刷电路板22(图2，4和5)包括各个正面23和背面25,相对的短边边缘24和26,以及相对的长边边缘28和30。第一多个直接表面安装引脚l-6沿板22的边缘28的周边在边缘24和26之间以间隔开的和平行的关系放置。与引脚1-6直接相对的第二多个直接表面安装引脚焊盘7-12沿板22的相对侧边*彖30的周边在边缘24和26之间以间隔开的和平行的关系放置。引脚1-12适配于提供以下表示的电路功能1)VCC(PLL&VC0)7)RF输出2)GND8)GND3)REF输入9)锁相检测4)GND10)时钟5)N/C11)数据6)GND12)载荷使能端模块2Q的引脚1-12的特征在于，当从中心到中心测量时，每个是1.Omm宽和互相间隔2.Omm。在一反22的正面23上，引脚1-12通过多个以间隔开的和平行的关系沿边缘28和30的周边延伸的导电材料的半圆形带条32(图2和4)来限定。带条32包围被形成在各个边缘28和30的各个沟槽或城堡形凹槽34(图2和5),并在板22的正面23与背面25之间延伸。在板22的背面25上，引脚1-12通过与带条32相对并且以间隔的和平行的关系沿边缘28和30的周边延伸并包围各个沟槽或城堡形凹槽34的多个通常矩形的导电材料的带条36(图5)来限定。虽然在图上都未示出，但应该理解，每个城堡形凹槽34的外表面被涂敷以导电材料层，用于电连接各个顶部和底部引脚带条32和36。板22另外还限定一对位于中心的、直接相对的、通常半椭圆形的沟槽或城堡形凹槽38和40(图4和5),它们被限定在各个板边缘24和26，并在板22的正面23与背面25之间延伸。每个沟槽38和40的外表面也适配于用金属材料层覆盖，并且沟槽38和40适配于接纳金属盖或屏蔽罩27(图1，6A和6B)的接片304和306(图6A和6B),该金属盖或屏蔽罩27适配于安装并固定在板22的顶面。如图'4和5所示，沟槽38在板22的正面上被导电材料的矩形带条240和242包围，而在板22的背面25,被导电材料的带条244和246包围。因此，沟槽38和40分别提供了带条240和242之间、带条244和246之间的电气接地连接路径。图3是本发明的VC0/PLL模块20的电路的详细的示意图。电路当然包括多个电部件，包括电容(C)、电阻(R)、电感(L)、变容二极管(D)、晶体管(Q)、和集成电路(U),它们如图3详细地显示的那样被布置并互联。除了其它电路与部分之外，该电路还限定位于电路的右上角的PLLIC部分或电路50;位于电路的左下角的环路滤波器部分或电路52;紧接在环路滤波器部分52右面并与其互联的诸如考毕兹振荡器(Colpittsoscillator)部分或电路54的压控振荡器；包括振荡器级58和緩冲级60的级联的晶体管部分或电路56;以及紧接在考毕兹振荡器部分54的右面并在PLLIC部分50的下面的附加的输出緩冲器级62。CRL7是考毕兹振荡器部分54的一部分。同轴谐振器L7是可以从Transtech公司购买的。同轴谐振器具有高的Q值，因此导致振荡器具有低的相位噪声。当然，应当看到，图3的虚线仅仅限定上述的每个电路部分的主要部分的边界。在模块20运行期间，压控振荡器54生成频率信号。同轴谐振器L7连同变容二极管D1、电容Q2、和电感L4一起限定频率信号。锁相环电路50与压控振荡器54相连。锁相环电路可以包括鉴相器和电荷泵。锁相环电路50可以接收频率信号和生成调整的频率信号，以便保持信号的频率和相位为需要的数值。输出緩冲器级62减小外部负荷对VC0/PLL电路运行的影响。换句话说，压控振荡器生成周期性输出信号，它是参考频率的倍数。然后，如果来自压控振荡器的相位处在参考信号的相位的后面，则鉴相器使得电荷泵改变控制电压，这又造成压控振荡器的速度增加。如果相位徐变领先于参考信号，则鉴相器使得电荷泵改变控制电压，以减慢压控振荡器。环路滤波器52在控制信号加到压控振荡器之前，平滑来自锁相环电路的控制信号。C20,C18和C17都是在被耦合到VCC(PLL)引脚1的PLL电源线63上的旁路电容器。电容器C20,C18和C17中的每个都位于PLL电源线与地之间。电路线64,66和68分别在PLL电源线63与PLLIC50的DVDD引脚17、CVDD引脚16和AVDD引脚6之间延伸。PLLIC50是可以从美国马萨诸塞州诺伍德市的模拟设备公司(AnalogDevices,Norwood,MA)购买的。再者，各个电路线70和72在电路线68与PLLIC50的CE引脚11和AVDD引脚7之间延伸。PLLIC50的CPGND引脚1、AGND引脚2和AGND引脚3分别经由电路线74,'76和78被连接到公共电路线，后者被耦合到地。PLLIC50的PLSET引脚19通过包括电阻R7的电路线90被连接到地。PLLIC50的CLK引脚12、数据引脚13、LE引脚14和LP引脚15通过相应的电路线82,84,86和88被连接到模块20的时钟-引脚10、数据-引脚ll、LE-引脚12和锁相检测引脚9。其上有电阻C19的电路线90将PLLIC50的REFIN引脚8互联到模块20的RF-输入引脚3。具有电容器C14的电路线94把PLLIC50的RFINA引脚5连接到地。PLLIC50的DGND引脚9和CGND引脚IO分别通过电路线93和95被耦合到地。C23,C10和C22都是在模块20的VCC(VCO)引脚5与电路线98之间延伸的VCO电源电路线96上的旁路电容器，该电路线98在PLLIC50的VP引脚18与地之间延伸。C24，R10和C22位于PLLIC50与地之间的电路线98上。C24位于PLLIC50与电路线96之间，而R10和C22位于电路线96与地之间。电容器C23，C10和C22中的每个被放置在VCO电源线与地之间。模块20的引脚10,11和12限定用于客户编程PLLIC50到需要的输出频率的数字输入线。模块20的引脚9是锁相检测引脚，指示PLLIC50是否处在锁定状态。模块20的引脚3是到PLLIC50的参考输入频率线。它通过C19:故电容性地耦合到PLLIC50。环路滤波器部分52由C15、R6、C16、R5和Cl组成。谐振器槽路100是压控振荡器电路54的一部分，它包括D1、L4、Cll、C12和L7。C3是位于槽路100与振荡器电路54的振荡器增益级之间的耦合电容器。C4和C7是在振荡器环路或电路54中的反馈电容器。L3和R4也是振荡器电路54的一部分，它把Q1-B的发射极连接到地。环路滤波器部分52包括以间隔开的和平行的关系被放置的、并且通过公共电路线108连接到地的三条电路线102,104和106。C15位于电路线102上。R6和C16位于电路线104上，以及Cl位于电路线106上。R5位于电路线110上，该电路线110把环路滤波器部分52互联到晶体管Q1-B的基极。电路线104和106在各自的节点112和114处连接到电路线110。R5位于节点112与114之间。另一个电路线116把环路滤波器部分52在节点118处连接到PLLIC50的CP引脚(20)。C26、Dl、C12、L7、Cll、C4和C7都是位于以平行关系在电路的环路滤波器部分52与晶体管Q1-B的基极之间延伸的各个电路线120、122、124、126和128上的元件。电路线120、122、124、126和128分别在节点130、132、134、136、138和139处连接到电路线110。每条电路线120、122、124、126和128的另一端^:耦合到地。Ll位于在节点130与132之间的电路线IIO上。L4位于在节点132与134之间的电路线IIO上。C3位于在节点136与138之间的电路线110上。C4和C7位于电路线128上。在电路线124上的L7限定CR,即，在槽路100中的初级电感元件。L7在一个末端被串联到一个并行连接，该并行连接是连接到在电路线122上的变容二极管Dl与在各自的电路线124和126上的电容器Cll和C12的并行连接。'L7的另一端被耦合到地。虽然这里没有详细地描述，但应当理解，CR(同轴谐振器)是已被嵌入在陶瓷块中的导体。CR越长，谐振频率越低。例如，1120MHz谐振器是长5.64mm和截面约0.080英寸(2.03mm)见方，而2240MHz谐，振器是2.82mm长，具有相同的截面。C5位于电路线134上，它把晶体管Ql-A的基极耦合到地。Ql-A是可从NEC购买的。LI是在环路滤波器电路52与抑制在DC线上不想要的AC信号的槽路100之间串联的电感器。C2是位于在第一緩冲器级60与第二緩冲级62之间延伸的电路线136上的耦合电容器。更具体地，电路线136在晶体管Q2的基极与电路线138之间延伸，其中电路线138在晶体管Q1C6位于在电路线134与143之间延伸的电3各线142上。电路线143在电3各线128与电路线145之间延伸，电路线145^巴Ql-B的发射极连接到地。L3和R4位于在Ql-B的发射极与地之间的电路线145上。C6经由电路线142、143和145耦合Ql-B的发射极与Ql-A的基极。L2是在Ql-A的集电极与电路线96之间延伸的电路线138上的电感，该电感允许来自模块20的引脚5的直流电压提供电能到晶体管Ql-A和Ql-B,而不允许交流信号通过。在电路线160上的L6对于第二緩冲器级晶体管Q2执行相同的功能。电路线160在Q2的集电极与电路线98之间延伸。电路线160在电路线98上位于RIO与C22之间的节点162处连接到电路线98。第一緩冲器级60的输出还通过在电路线141与PLLIC50的RFINB引脚4之间延伸的电路线167上的C21与R8被耦合回PLLIC50。在地与电路线96之间延伸的电路线165上的R1、R2与R3限定给緩冲器晶体管Ql-A与振荡器晶体管Ql-B加偏压的电阻。晶体管Ql-A和Ql-B放置在同一个封装中以节省空间。在地与电路线160之间延伸的电路线166上的R9与Rll是用于第二緩冲器级62的偏压电阻。在地与PLLIC50的VP引脚18之间延伸的电路线98上的RIO是4巴电压降到第二緩冲器级62的电阻。C25位于在电路线136与地之间延伸的电路线168上。C9、R12和C13是形成输出匹配网络的输出端接元件。C9和R12位于在电路线160与电路线172之间延伸的电路线170上，其中电路线172在地与模块20的RF-OUT引脚7之间延伸。C13位于在电路线170与地之间的电路线172上。才莫块引脚2，4，6,8，13和14都是接地引脚。模块20的有效技术指标在下面的表1中详细描述:表1<table>tableseeoriginaldocumentpage10</column></row><table>本发明的VC0/PLL才莫块20的印刷电路板22上每个元件的结构、布局、和位置在图4和5中示出，即，图4显示板22的正面或顶面23,以及图5显示板22的背面或底面25。正面23具有形成在其上的多条导电线条400和形成在其上的多个安装地点500,后者用于安装多个电部件，包括电容器、电阻、电感、端子、变容二极管、和集成电路，正如下面更详细地描述的。虽然未示出，但应该理解，印刷电路板22是由多个传统的电绝缘叠层制成(对于本设计，四层是优选的)的getektm板。在如图4所示的每个特定的各个部件之间的选择、定位、安排、放置、和互联，显然是新颖的，这允许创建按照本发明的基于CR的VCO/PLL模块。对图4所示的每个部件的位置、放置和安排的概略说明在下文给出，虽然行了充分地公开和显示。总的来说，参照图4所示的板的取向，应当指出，PLLIC50位于与板边缘24邻近的半个板22上；VCO主要部分位于与板边缘26邻近的、相对的半个板22上；以及CRL7位于在PLLIC50与VCO主要部分之间的板22上。环路滤波器部分52位于PLLIC50的下面和在CRL7与板边缘24之间。输出緩冲器级62位于VCO主要部分的上面和在CRL7与板边缘26之间。Ql和Q2位于CRL7与板边缘26之间。Dl位于在CRL7与板边缘26之间的板22上。对于这个CR,例如，1000.56-1Q1G.37MHzVCO/PLL模块具有在1.OMHz的-149dBc/Hz的典型的相位噪声，即，比起当前可得到的标准合成器系统有8dB的改进。与具有约35的Q值的标准绕线电感不同，CRL7的Q值约为200。回到图4，应当指出，C19位于IC50与板22的边缘30之间，并沿大体上平行于板边缘30的方向延伸。C19的一端被耦合到非接地过孔180，而C19的另一端通过限定电路线90的导电线路被耦合到PLLIC50。所有的导电线路当然限定各自的电路线，因此，术语"导电线路"和"电路线"在这里可交换地使用。而且，虽然没有在每个事例中描述其中元件被耦合到接地的或非接地过孔，但是应当理解，各个导电线路或电路线把各个元件耦合到接地的或非接地过孔。C18位于C19的右面，并与C19间隔开，并且沿大体上平行于板边缘30的方向延伸。C18的一端被耦合到"t妻地过孔182,而C18的另一端通过电3各线66连4矣到PLLIC50。C18的耦合到PLLIC50的端通过电路线68被耦合到IC50的另一个输入端。非接地过孔210位于电^各线68上。C14位于IC50与CRL7之间，并且沿大体上平行于IC50与CRL7的方向延伸。C14的一端被耦合到接地过孔184,而另一端通过电路线94被连接到PLLIC50。C17、C24、R7、C20、C16、R6、C15和Cl位于IC50与斧反边缘28之间，在CRL7的左侧，即，在CRL7与板边缘24之间。C17沿大体上平行于板边缘28和平行于IC50的下部边缘的方向延伸。C17的一端被耦合到接地过孔186。C17的另一端通过电3各线64被耦合到IC50。C24与C17间隔开，并延伸到C17的右面，而R7延伸到C24的右面。C24的一端被耦合到接地过孔188。C24的另一端通过电3各线98被耦合到IC50。非接地过孔190位于在C24与IC50之间的电3各线98上。以同样的方式，R7的一端被耦合到接地过孔192,而另一端通过电路线90被耦合到IC50。C20以大体上与板边缘28间隔开的和平行于板边缘28的关系放置在板22的左下角。C20的一端被耦合到接地过孔194,而C20的另一端通过电路线63被耦合到模块20的引脚1。电路线63还把C20的另一端耦合到C17的、没有被耦合到过孔186的一端。非接地过孔196耦合到在C17与C20之间的电5各线63。C16以与C20间隔开的和平行于C20的关系放置在C20的右上方，并且大体上在C24的下面。C16沿大体上平行于板边缘C24的方向被放置。C16的一端被耦合到接地过孔198，而另一端通过电路线104被耦合到R6的一端。R6、C15、和Cl都位于C16的右面和大体在R7的下面，以及在L7的左面。R6、C15和Cl以大体上垂直于C16并且间隔开来的关系延伸。C15的一端被耦合到接地过孔198,而C15的另一端通过电路线110被耦合到R5的一端。Cl的一端被耦合到接地过孔198，而导电线路把其另一端耦合到R5。R6的一端经由电3各线104被耦合到C16,而R6的另一端通过电路线116被耦合到IC50。接地过孔198位于C16与C15之间。R5位于C15和Cl的右面和下面并且在CRL7与板边缘28之间，并以大体上垂直于C15和Cl的方向延伸。导电线路把R5的一端耦合到C15的一端。R5的另一端通过相应导电线路被耦合到Cl,和通过相应导电线路被耦合到Ll。电3各线82、84、86和88在位于在板边缘24与IC50之间的板的空间的相应的非接地过孔200、202、204和206之间延伸。R8以大体上平行于板边缘30的取向位于IC50与CRL7之间。导电线路把R8的一端耦合到IC50。R8的另一端通过环绕CRL7的顶部的导电线路连接到C21的一端。C21位于CRL7的右面。包括VCO的元件之间的位置、取向和互相关系的说明如下。VCO首先包4舌C8、L5.和C3，它们都位于CRL7的右面，并且大体上在CR的中部和它的底部边缘之间延伸。C8、L5和C3都共线地对准，并以平行于CRL7的右侧边缘和板边缘22的关系取向。L4大体上位于C3的下面和C12的右面和上方，C12位于邻近L7的底部边缘。L4以大体上平行于底部板边缘28的关系和以大体上与C3和L7垂直的关系取向。C21和C2位于C8的上方和右面，Ql-A的上方，并且以大体上平行于C8和L7的关系取向。L2位于C21和C2的下面和C8的右面，并以大体上垂直于C21、C2和C8的取向延伸。Q1-A位于L2的下面和C8与L5的右面，并以大体上平行于L2和垂直于C8和L5的关系取向。C4和Cll位于Q1-A下面，L5和C3的右面，并以大体上垂直于L5和C3的取向被放置。L1位于L4下面，C12的右面，并以大体上垂直于L4和C12的取向被放置。C26位于Ll的右面，并以大体上垂直于Ll的取向一皮放置。Dl位于C26的上方和在L4的右面，并以大体上平行于C26和L4的取向被放置。C6位于Dl的上方和在C4与Cll的右面，并以大体上垂直于Dl、C4和Cll的取向被放置。R2位于C6的上方和在Ql-A的右面，并以与C6共线的关系被放置。R3、C5、C7和L3位于R2和C6的右面，并以大体上垂直于它们的取向被放置。R4位于L3的下面和D1的右面，并以大体上平行于L3和D1的关系被放置。Rl位于R3的上方和L2的右面，并以大体上平行于R3和L2的取向被;故置。C10位于Rl的上方和C2的右面，并以大体上垂直于Rl和平行于C2的取向被放置。现在描述在VCO的各个元件之间的互联。C8的一端被耦合到接地过孔212,而它的另一端通过电路线14G被耦合到Ql-A的发射极。导电线路把L5的一端耦合到R2的一端，而L5的另一端通过相应的导电线路^^耦合到C3的一端和C4的一端。C3的另一端通过相应的导电线路^^皮耦合到L4的一端和C11的一端。导电线路把L4的一端耦合到C12的一端。另一个导电线路把C12的另一端耦合到L9的下端。导电线路把L1的一端耦合到L4的一端。L4通过相应的导电线路被连接到Ll,还被连接到Dl的一端。C26的一端通过相应的导电线路被连接到Cl的一端，和C26的另一端被连接到接地过孔214。Dl的一端被耦合到接地过孔212。Dl的另一端通过相应的导电线路被耦合到L4。Cll的一端被耦合到接地过孔214,,而另一端通过相应的电路线被耦合到C3的端中的一个。C4的一端，通过相应的导电线路被耦合到L5和C3的端以及Q1-A，而它的另一端通过相应的导电线路被耦合到Q1-A。L2的一端，通过各自的导电线路被耦合到Ql-A,而它的相反的一端通过相应的导电线路被耦合到C10的端中的一个。Rl的一端被耦合到R2的端中的一个，而另一端被耦合到接地过孔216。R2的另一端经由相应的导电线路被耦合到Q1-A、C6和C5。C6的另一端被耦合到C4的一端和L3与C7的端中的一个。R4的一端被耦合到接地过孔218,它的相反的一端被连接到L3的一端。L5的另一端被耦合到C6和C7的端。C7的另一端被耦合到接地过孔220。C5具有被耦合到接地过孔222的一端。C5的另一端被耦合到R2的端中的一个和R3的端中的一个。R3的另一端被耦合到导电线路，后者又被耦合到电路线96,而后者又被耦合到模块20的引脚5。板22还包括元件C21、C2、CIO、R10和C23,它们位于在VCO与板边缘30之间的板22的右手角上，也在CRL7与板边缘26之间。C21的一端^t耦合到Q1-A。C21的另一端通过环绕CRL7的顶部的导电线路被耦合到位于CRL7的另一侧的R8的端中的一个。C2还具有被耦合到Ql-A的一端和被耦合到Rll的一端的另一端。C10具有被耦合到接地过孔224的一端和通过相应的导电线路被耦合到C23和L2的相反的一端。R10具有被耦合到C23的一端的一端和被耦合到L6的另一端。C23具有被耦合到电路线96和R10的一端的一端，而C23的另一端被耦合到接地过孔226。板22还包括元件C25、R9、C22、Rll、Q2、C9和L6，它们结合在一起包括模块20的緩冲器级62。这些元件位于大体上在板22的边缘30与元件C21、C2、CIO、R10和C23之间的板22的右面角上。C25位于C21和C2的上方，和在CRL7的顶部边缘的右面，以及以大体上垂直于C21、C2和CRL7的取向被;故置。R9位于C25的右面和在C10的上方，并以大体上垂直于C10和与C25共线的取向被放置。C22位于R10的上方并在R9的右面和上方，并以大体上垂直于R10的取向被放置。Rll和Q2在相对于C25和R9以大体上并排的和平行的关系被放置C25和R9的上方。C9位于Q2的上方，以及L6大体上位于Q2与C9之间和它们的右面。C25具有被耦合到接地过孔228的一端。C25的另一端通过导电线路被耦合到R9的一端。R9的另一端通过导电线路被耦合到C22的一端。C22的另一端被耦合到接地过孔230。Rll具有被耦合到接地过孔232的一端，和通过导电线路被耦合到Q2的相反一端。Q2通过相应的导电线路被耦合到C25、接地过孔234、C9和L6。L6具有一皮连接到C22的一端，和通过相应导电线路被耦合到Q2和C9的相反一端。C13位于在C9与板边缘30之间，并以大体上平行于板边缘30与C9的关系被取向。R12位于C9和C13的左面，并以大体上垂直于C9和C13的关系被放置。R12具有被耦合到C9的一端的一端，和被耦合到C13的一端的相反一端。C13又具有藉助于导电线路172被耦合到模块20的引脚7的一端(被耦合到R12的那端)，和被耦合到接地过孔236的相反一端。图4还显示围绕着在相对的板边缘24和26中所限定的各个城堡形凹槽/沟槽38的各个大体上矩形的带条240和242。带条240和242与在板22的背面25上的、包围各个城堡形凹槽38的背面的端的各个矩形带条244和246(图5)电接触。如图5所示，板22的背面25包括导电材料的接地层248,'它覆盖大部分表面，除了围绕限定模块20的引脚1，3，5，7以及9-12的焊盘的大体上U形的各个板区域250、252、254、256和258;分别围绕板的拐角延伸的各个边缘区域260、262、264和266;以及围绕每个非接地过孔的圆形区域以外。区域262、264和266分别延伸到区域256、258和254。带条244和246和各个焊盘36限定层248的部分。图5附加地显示终结在接地层248的多个接地过孔以及也终结在接地层248的多个非接地过孔。模块20附加地包括外部金属屏蔽罩/盖子27(图1、6A和6B)，它适配于安装在板22的正面23上。盖子27包括盖顶300和大体上垂直地从其向下延伸的周边的侧壁302。接片304和306从两个相对的侧壁302的下部纵向外围边缘向下悬置，并适配于分别安装在各个板边缘24和26中的每个所限定的沟槽38中。虽然任何图上都未示出，但应当理解，本发明的VCC/PLL模块20在2.6"x4.5"的"24UP"阵列中被处理，这允许制造和处理按照本发明的总共24个VCO/PLL模块。下面概略描述按照本发明的、制造模块20的过程。初始地，银/锡焊剂或类似物被丝网印刷和加到板22的正面，其制作方式是便于限定图4所示的印刷的线条图案或线路、引脚1-12和导电带条。银/锡焊剂还被加到每个沟槽34和38的外表面，用于使各个焊盘32和36彼此互相电连接以及使各个带条240和242与244和246彼此互相电连接。一旦焊剂被适当地加到板和城堡形凹槽/沟槽的所有的需要的区域，就从带和巻上拾取所有的电元件(如本领域中公知的)，随后放置在板22上，更具体地，放置在图4上显示和描述的每个部件的位置上。然后从带和巻上拾取盖子27,随后以图1所示的方式被放置和固定在板22上，其中壁302的下部外围边缘被安放在各个导电带条240和242,以及它们的接片304和306被嵌入到各个板沟槽28中。盖子27当然藉助于它被放置成与导电带条240和242进行接触而被接地，而后者经由城堡形凹槽384姿触接地层248。然后将焊剂软熔，如本领域中公知的，以便把每个元件固定在板22上。按照本发明，围绕板的城堡形凹槽38的焊剂在软熔时流到各个城堡形凹槽和与嵌入到其中的各个盖子接片密封接触，从而把外部盖子27密封和固定到板22上。在不背离本发明的新颖的特性的精神和范围的条件下可以实现对上述实施例的许多改变和修改。因此本发明不打算或不应当认为限制于这里显示的具体的模块。'权利要求1.一种振荡器模块，包括集成电路、环路滤波器和带有同轴谐振器的压控振荡器，其特征在于，所述元件都安装在长大约20.3mm、宽大约14.8mm的电路板上。2.权利要求1的振荡器模块，其中所述同轴谐振器被放置在所述电路板上所述集成电路与压控振荡器的主要部分之间。3.权利要求1的振荡器模块，还包括在电路板上的用于把模块直接表面安装到主板的多个焊盘。4.权利要求3的振荡器模块，其中第一组焊盘沿电路板的一个边缘以空间间隔开的关系被;故置，以及第二组焊盘沿电路板的直接相对的边缘以空间间隔开的关系被放置。5.权利要求1的振荡器模块，还包括适配于覆盖所述电路板的盖子。6.权利要求5的振荡器模块，还包括在电路板的相对的边缘中限定的一对沟槽，所述盖子包括一对接片，适配于分别安装到所述沟槽中，用于把所述盖子放置和固定在所述电路板上。7.权利要求1的振荡器模块，具有约3.9mm的最大高度。8.—种振荡器模块，包括锁相环集成电路、环路滤波器和带有同轴谐振器的压控振荡器，其特征在于，所述元件都安装在长大约20.3mm、宽大约14.8mm的电路板上。9.权利要求8的振荡器模块，其中所述同轴谐振器被放置在所述锁相环集成电路与所述压控振荡器的主要部分之间。10.权利要求8的振荡器模块，还包括在板上的用于把模块直接表面安装到主板的多个焊盘。11.权利要求10的振荡器模块，其中第一组焊盘沿电路板的一个边缘以空间间隔开的关系;陂放置，以及第二组焊盘沿电路板的直接相对的边缘以空间间隔开的关系被放置。12.权利要求8的振荡器模块，还包括适配于覆盖所述电路板的子。13.权利要求12的振荡器模块，还包括在电路板的相对的边缘中限定的一对沟槽，所述盖子包括一对接片，适配于分别安装到所述沟槽中，用于把盖子放置和固定在电路板上。14.权利要求8的振荡器模块，具有约3.9mm的最大高度。15.—种无线基础结构电子装置，包括压控振荡器，适配于生成频率信号；与压控振荡器相关连的同轴谐振器，用于生成频率信号；以及其特征在于，还包括与压控振荡器通信的锁相环电路，所述锁相环电路适配于接收频率信号和生成调整的频率信号。16.权利要求15的无线基础结构电子装置，其中所迷锁相环电路包括环路滤波器。17.权利要求15的无线基础结构电子装置，其中緩沖器电路与压控振荡器通信。18.权利要求15的无线基础结构电子装置，其中压控振荡器、同轴谐振器和锁相环电路被安装在基片上。19.一种基础结构振荡器组件，包括电路板；被安装在电路板上的压控振荡器；被安装在电路板上的同轴谐振器；以及其特征在于，还包括也被安装在电路板上的锁相环电路；电路板电连接压控振荡器、同轴谐振器和锁相环电路。20.权利要求19的基础结构振荡器组件，还包括适配于接合和覆盖电路板的盖子。21.权利要求19的基础结构振荡器组件，还包括被安装在电路板上的环路滤波器。22.权利要求19的基础结构振荡器组件，还包括被安装在电路板上的緩冲器电路。专利摘要合成器模块/振荡器组件包括带有同轴谐振器的压控振荡器。在一个实施例中，模块尺寸是20.3mm×14.8mm×3.9mm，以及同轴谐振器被放置在模块的电路板上，在锁相环集成电路与压控振荡器的主要部分之间。锁相环电路包括环路滤波器，并适配于接收由压控振荡器生成的频率信号和生成调整的频率信号。文档编号H03B5/18GKCN201298585SQ200690000071公开日2009年8月26日申请日期2006年11月13日发明者G·里泽,R·雅各布森,T·A·克内克特申请人:Cts公司导出引文BiBTeX,EndNote,RefMan