专利名称:制造半导体元件的方法
技术领域：
本发明涉及一种制造半导体元件的方法。具体说，本发明涉及一种制造具有电极形成于显微突起的上表面上的结构的半导体元件，例如用于光通信、光信息处理等的脊型半导体激光器，垂直腔面发射激光器等。本发明还涉及利用该方法制造的陀螺仪。
背景技术：
近年来，在光通信和光信息处理领域，人们从实现低功耗和高密度集成等方面，对面发射激光器进行了积极地研究。这种元件平面方向内的典型尺寸为直径几微米到几十微米，深度约1微米。以下参考日本专利申请公开8-250817介绍这种半导体元件的常规制造工艺，如图20A至20C所示。
如图20A所示，利用例如金属有机化学汽相淀积(MOCVD)、分子束外延(MBE)等外延技术，在衬底407上，生长下多层反射器(分布布拉格反射器(DBR))403、下间隔层405、有源层404、上间隔层406、上多层反射器402。另外，利用化学汽相淀积(CVD)，在上多层反射器402上，形成二氧化硅(SiO2)膜409。
然后，如图20B所示，利用已知技术，例如光刻技术、电子束平版印刷术等，在SiO2膜409上形成圆形抗蚀图形，并利用该抗蚀图形作腐蚀掩模，进行反应离子刻蚀(RIE)，从而将抗蚀图形复制到SiO2膜上。
然后，用氧等离子体去掉抗蚀剂，并用SiO2膜作腐蚀掩模，进行反应离子腐蚀(RIBE)，向下腐蚀各层到衬底407，从而形成圆柱结构。然后，进行湿式腐蚀，消除RIBE损伤造成的应力，然后，将带有圆柱结构的衬底浸入溶有五硫化二磷(P2S5)的硫化铵溶液，在侧面上形成钝化膜。然后，利用MOCVD等技术，在侧壁上选择性生长半导体薄膜(未示出)。
然后，如图20C所示，将该圆柱结构掩埋在聚酰亚胺408中，并用氧等离子体腐蚀聚酰亚胺层，从而使圆柱结构的上部暴露。然后，去掉SiO2膜409，利用光刻形成电极410。最后，抛光背面，在除光输出部分外的背面上形成背电极(未示出)。
然而，上述常规技术采用光刻工艺，在圆柱结构的上部形成电极410，所以必须对准圆柱上部与该电极。如上所述，这些元件平面方向的尺寸极小，直径只有几微米或更小，所以，为了只在突起的上表面上形成电极，常规技术需要高精确度对准。
特别是，对于多个元件集成于一个平坦基底上的情况，必须高精确对准，这会造成生产成品率下降，生产成本提高等问题。
同时，到目前为止，为了防止半导体元件侧面氧化，一般要形成钝化膜。但要去掉电极上表面上的钝化膜，以便实现与半导体元件的电连接。
在加工脊形或台面形半导体元件时，一般采用光刻去掉电极上表面上的钝化膜。
然而，常规光刻法需要光掩模与脊或台面对准。随着脊或台面宽度的变得越来越窄，已到了微米量级，相对位置偏差变得不能忽略，这会造成难以选择性去除电极上表面上的钝化膜的问题。
发明内容
本发明的目的是提供一种制造半导体元件的方法，利用该方法可以容易地在显微突起的上表面上形成电极。
本发明再一目的是提供一种形成半导体元件的方法，利用该方法可以容易地在衬底上具有突起区的半导体元件部件侧表面上形成钝化膜。
本发明还有一目的是提供利用上述方法制造的半导体元件。
本发明制造半导体元件的方法包括以下步骤制备衬底上包括突起区的半导体元件部件；将衬底上表面及突起区上表面和侧面掩埋于封装材料中；暴露突起区上表面；在突起区上表面上淀积电极材料；去掉封装材料。
本发明制造半导体元件的另一方法包括以下步骤制备衬底上包括突起区的半导体元件部件；在衬底上表面及突起区上表面和侧面上形成第一钝化膜；在第一钝化膜上形成第二钝化膜；
去掉突起区上表面上的第二钝化膜，暴露第一钝化膜；去掉突起区上表面上的第一钝化膜；及去掉衬底上表面上残留的第二钝化膜。
本发明制造半导体元件的再一方法包括以下步骤制备衬底上包括突起区的半导体元件部件；在衬底上表面及突起区上表面和侧面上形成钝化膜；将衬底上表面及突起区上表面和侧面掩埋于封装材料中；暴露突起区上表面上的钝化膜；去除突起区上表面上的钝化膜；在突起区上表面上淀积电极材料；及去掉封装材料。
图1A-1H是介绍本发明第一实施例的剖面示意图；图2A-2F是介绍本发明第二实施例剖面示意图；图3A-3G是介绍本发明第三实施例剖面示意图；图4A和4B是介绍本发明的半导体元件部件的示图；图5A-5F是介绍本发明的半导体元件部件的示图；图6A-6H是介绍第一实例的示图；图7A-7E是介绍第二实例的示图；图8A-8F是介绍第三实例的示图；图9是展示本发明的半导体环形激光器的形状的例子的示图；图10A-10G是介绍第四实例的示图；图11A-11G是介绍第五实例的示图；图12是展示用于检测本发明半导体元件部件的电压偏差的电路的电路图；图13是展示用于检测本发明半导体元件部件的电压偏差的另一电路的电路图；图14是展示用于检测本发明半导体元件部件的电压偏差的电路中的频率-电压转换器实例的电路图；图15是展示用于检测本发明半导体元件部件的电流偏差的电路的电路图；图16是展示用于检测本发明半导体元件部件的电流偏差的另一电路的电路图；图17是展示用于检测本发明半导体元件部件的电压偏差的又一电路的电路图；图18是展示用于检测本发明半导体元件部件的电压偏差的再一电路的电路图；图19是展示用于检测本发明半导体元件部件的阻抗偏差的电路的电路图；图20A-20C是介绍现有技术实例的示图。
具体实施方式
下面将结合各附图介绍本发明。
本发明可应用于具有台面或脊形突起的任何结构。
(实施例1)在突起的上表面上形成电极的方法第一步骤是，在衬底100上制备具有要求高度突起102的部件，如图1A所示。标号101表示突起102的上表面。
然后，如图1B所示，将突起掩埋于封装材料104中，使突起上表面上的封装材料比其它部分上的薄。具体说，利用树脂等的旋涂法进行掩埋。这种情况下，涂在平坦部分的封装材料厚度不必大于突起的高度，只需突起上表面上的封装材料的厚度小于其它平坦部分上有机化合物的厚度，并且平坦部分上的封装材料的厚度足以实施后续电极材料的剥离步骤。
然后，从上部均匀地腐蚀封装材料层暴露突起的上表面101，如图1C所示。
然后，在突起的上表面101暴露的整个衬底表面上，淀积电极材料106，如图1D所示。淀积电极材料的技术包括溅射、蒸发等，希望选择均镀能力尽可能低的淀积技术。
淀积了电极材料后，进行所谓的剥离工艺，去掉淀积于除突起的上表面外的部分上的电极材料及封装材料，如图1E所示。具体说，例如，通过利用在有机溶剂等中进行超声清洗，溶解掉封装材料，进行该工艺。
上述步骤可以利用所谓自对准工艺形成在突起的上表面上具有电极的结构，而不需要高精确的对准。
掩埋突起102的优选封装材料包括适于旋涂的材料。利用适于旋涂的封装材料例如光刻胶等旋涂掩埋突起时，突起上表面上的封装材料的厚度变得小于其它区域上封装材料的厚度。
在用等离子体腐蚀作为暴露突起上表面的技术时，如图1C所示，可以通过只简单地控制腐蚀时间，暴露突起的上表面，图1F、1G和1H分别是图1C、1D和1E中圆圈内的各区域的放大照片。
注意，本实施例中，掩埋突起的封装材料可以是有机化合物。利用例如光刻膜等有机化合物等作为上述易旋涂封装材料，并用使用氧等离子体的所谓灰化工艺作为使用等离子体的腐蚀方法，灰化并去掉例如光刻胶等有机化合物，便可以安全且容易地进行封装材料的腐蚀。
由于本发明可以利用常规使用的这些材料、系统和技术，例如光刻胶、使用氧等离子体的灰化等，实施上述工艺，所以不需要新设备投资等。
适于形成突起的方法包括高度各向异性干法腐蚀，例如，反应离子刻蚀(RIE)或反应离子束刻蚀(RIBE)等。在象脊型激光器一样形成条形突起时，也可以通过相对于衬底选择条形的合适方向及选择合适的腐蚀剂，通过湿式腐蚀形成。
(实施例2)在突起侧面上形成钝化膜的方法首先，在突起102的上表面上制备具有电极106的半导体元件部件1(图2A)。标号100表示半导体衬底。无需说，本发明也可应用于未形成电极106的半导体元件部件。
然后，在半导体元件部件的上表面和侧面上，形成第一钝化膜111(图2B)。关于第一钝化膜，可以采用介质膜(SiO2，MgO，SiNx等)。在半导体元件部件1形成于作为衬底的晶片的整个表面上时，第一钝化膜111也可形成于晶片的整个表面上。
然后，在第一钝化膜111上，形成第二钝化膜112，如图2C所示。
此时，希望使半导体元件部件上表面上的第二钝化膜比其它区域上的薄。例如，利用旋涂形成第二钝化膜112。关于第二钝化膜的材料，包括树脂，例如光刻胶，但只要所得膜能够提供对半导体部件的充分保护，对材料没有限制；例如该材料可以是从光刻胶中去掉了光敏剂的树脂。
然后，去掉第二钝化膜112，选择性暴露半导体元件部件上表面上的第一钝化膜111，如图2D所示。
在通过腐蚀进行该去除时，通过利用电极106和其它区域上表面上第二钝化膜112厚度的不同，腐蚀整个第二钝化膜，可以选择性去掉电极106上的第二钝化膜112。
然后，去掉这样暴露的第一钝化膜111，如图2E所示。然后，根据需要，去掉留在衬底100的上表面上和突起区侧面上的第二钝化膜112。
以此方式，可以在半导体元件部件的侧面上选择性形成钝化膜，如图2F所示。
半导体元件部件的形状可以是环形脊形结构，如图4A和4B所示。图4B是沿图4A中的线4B-4B取的剖面图。
在半导体元件部件是图4A和4B所示的环形脊形结构时，钝化膜通过与本实施例所述类似的钝化膜形成方法(图5A-5F所示的步骤)形成。
如上所述，利用旋涂形成第二钝化膜112产生的厚度分布，不用曝光和显影步骤，也可以选择性形成第一钝化膜111。即，本实施例的方法克服了需要曝光步骤中遇到的光掩模与如面或脊对准的问题。
另外，图2F中，电极层可另外形成于第一钝化膜111上和突起的上表面上(包括未形成电极106的情况)。
以上介绍了(1)在实施例1中，在突起的上表面上形成电极的方法，(2)在实施例2中，在突起的侧面上形成钝化膜的方法，但自然，较好是将(1)的方法和(2)的方法应用于制造半导体元件的方法中。
下面介绍在突起的上表面上形成电极和在其侧面上形成钝化膜的第三实施例。
(实施例3)第一步，在衬底100上制备具有要求高度突起102的部件，如图3A所示。
然后，形成钝化膜111，以覆盖整个突起102，如图3B所示。关于钝化膜111，例如可以用SiO2、SiNx等。
然后，掩埋突起，使突起上表面101上的膜比其它部分薄，如图3C所示，数字104表面封装材料。
然后，从上部均匀地腐蚀封装材料104，暴露突起上表面上的钝化膜111，如图3D所示。关于腐蚀方法，例如可以用RIE等。
然后，腐蚀这样暴露的钝化膜111，暴露突起上表面101上的半导体层，如图3E所示，RIE也可应用于钝化膜111的该腐蚀工艺。
然后，在半导体层暴露于突起的上表面上的整个表面上，淀积电极材料106，如图3F所示。关于淀积方法，可以采用蒸发或溅射法。
完成了电极材料的淀积后，进行所谓的剥离工艺，去掉除突起上表面外的区域上淀积的电极材料及封装材料104，如图3G所示。
顺便提及，需要时，电极层可以形成于电极材料106和钝化膜111上。
由于上述步骤不包括曝光和显影步骤，利用了封装材料旋涂产生的厚度分布，所以利用所谓的自对准工艺，不需要高精度的对准，本实施例的方法也可以形成显微突起结构，其中电极形成于其上表面上，钝化膜111保护半导体层的侧面。
在本实施例中，覆盖突起的钝化膜也可利用化学汽相淀积或溅射形成。
通过利用具有良好覆盖的膜形成方法例如CVD、溅射等，形成钝化膜作为保护膜，可以完美地覆盖包括其侧面的突起。
如果采用例如RIE等利用等离子体的技术作为暴露突起上表面上的钝化膜的技术，如图3D所示，则可以通过只控制腐蚀时间得到图3D所示的状态。
类似地，在采用例如RIE等利用等离子体的技术时，也可以通过只简单控制腐蚀时间，只选择性去掉暴露的钝化膜，得到图3E所示的只在突起上表面上暴露的半导体层的状态。
如上所述，只利用常规合适技术，例如有机化合物的旋涂、RIE等，利用自对准，电极可以形成于显微突起的上表面上。
(实例)为了例示而非限制的目的，给出下面的各实例。
(实例1)下面介绍的本发明第一实例是利用具有InP和InGaAsP叠层的半导体激光器衬底制造的脊型激光器。
制备半导体衬底，在n-InP衬底200上依次具有n型InP包层202、InGaAsP波导层204、由InGaAsP和InGaAs构成的非掺杂多量子阱(MQW)有源层206、p型InGaAsP波导层208、p型InP包层210、p型InGaAsP帽盖层212。例如可以通过利用金属有机汽相外延(MOVPE)技术外延生长每一层，制造所说半导体衬底。利用旋涂法，将含酚醛清漆树脂作主要成分的正型光刻胶涂于激光衬底上，利用光刻法形成宽5微米，高1.5微米的条形抗蚀掩模214(图6A)。
然后，利用该腐蚀掩模214进行干法腐蚀，形成半导体元件部件220，如图6A所示。在本实例中，利用使用电子回旋振荡(ERC)等离子体的反应离子束刻蚀(RIBE)系统作腐蚀系统，用氯气作腐蚀气体，进行腐蚀。利用涡轮分子泵将ECR-RIBE系统的腐蚀室抽到3×10-6Pa的真空后，在氯气流速为3sccm、室内压力为1×10-2Pa、ECR等离子体功率为200瓦、衬底温度为280℃、加速电压为650V的条件下，进行腐蚀。
这些腐蚀条件选择为能够获得具有高垂直度的InP基化合物半导体的腐蚀形状。
在这些条件下，进行腐蚀，腐蚀包括n型InP包层202的各层，从而形成脊。此时，脊的高度约为2微米。顺便提及，干法腐蚀的方法、条件等不必限于本实例所述的那些，可以根据要腐蚀的材料、要制造的器件等合适地选择腐蚀方法和条件。
然后，如图6B所示，用氧等离子体灰化，去除用于干法腐蚀的抗蚀掩模214，并利用旋涂机，以3000rpm的转速，在整个表面上旋涂由聚乙烯苯酚树脂和联叠氮基化合物构成的负型抗蚀剂222，并利用热板，在80℃下加热5分钟，使光刻胶中的溶剂挥发，从而掩埋突起。
然后，用氧等离子体灰化，在腐蚀压力为3Pa、RF功率为130瓦、时间为3分钟的灰化条件下，部分去除光刻胶，只暴露突起上表面，如图6C所示。用光学显微镜观察样品表面，证实了脊的上表面几乎完全暴露。
图6F示出了用扫描电子显微镜(SEM)对该状态下的脊上部附近的观察结果。清楚地看到，只有脊的上表面暴露，其它部分掩埋于抗蚀剂中。
然后，利用电子束蒸发，依次在整个表面上淀积作为电极材料224的钛和金，它们的厚度分别为10nm和100nm，如图6D所示。图6G示出了此状态下用扫描电子显微镜(SEM)观察的结果。
然后，将该样品浸入丙酮，并进行超声清洗5分钟后，覆盖脊的光刻胶222完全剥离下来，所以从除脊上的区域外的部分上去掉了所有电极材料，如图6E所示。
图6H示出了该状态下用扫描电子显微镜(SEM)观察的结果。可以证实，电极只形成于脊的上表面上。还证实了，此时电极在脊侧面上的延伸不大于500nm，未在脊侧面上构成任何漏电通道。
最后一步，利用电子束蒸发，在背面上形成厚50nm的钛膜和厚500nm的金膜，作为电极，从而完成元件。
(实例2)
图7A-7E展示了制造面发射激光器的一个实例，作为本发明的第二实例。
第一步，利用已知工艺，形成具有直径为10微米的圆柱结构的半导体元件部件220，如图7A所示。该结构中，数字307表示衬底，303表示下多层反射器，305表示间隔层，304是有源层，306是间隔层，302是上多层反射器。此时，圆柱的高度约为4微米。
形成了具有圆柱结构的半导体元件部件220后，用旋涂机，以2000rpm的转速，在整个表面上，旋涂由聚乙烯苯酚树脂和联叠氮基化合物构成的负型光刻胶320，并利用热板，在80℃下加热5分钟，使光刻胶中的溶剂挥发，从而以与实例1类似的方式，掩埋圆柱结构，如图7B所示。
然后，用氧等离子体灰化，去掉部分光刻胶，从而只暴露突起的上表面，如图7C所示。灰化在腐蚀压力为3Pa、RF功率为130W，时间为5分钟的条件下进行，以暴露圆柱的上部。
然后，利用电子束蒸发，在整个表面上分别淀积Cr和Au作电极材料322，它们的厚度分别为50nm和500nm，如图7D所示。
然后，将该样品浸入丙酮，并进行超声清洗10分钟，完全剥离光刻胶，从而从除圆柱上部外的部分去掉所有电极材料，如图7E所示。
最后一步，在除光输出部分外的背面上形成电极，于是完成元件。
(实例3)图8A-8F是介绍制造加工成脊形或台面形的半导体光元件的钝化层的方法的示图。图中，数字400表示半导体衬底，422是缓冲层，423是波导层，424是有源层，425是波导层，426是包层，427是帽盖层，428是电极，430是第一钝化层，431是作为第二钝化层的树脂。
下面结合图8A-8F介绍本发明的钝化膜形成方法。
首先，制备用于加工成脊形或台面形的半导体激光器的晶片。如图8A所示。半导体层由InP缓冲层422(厚0.05微米)、1.3微米化合物的未掺杂InGaAsP波导层423(厚0.15微米)、1.55微米化合物的未掺杂InGaAsP有源层424(厚0.1微米)、1.3微米化合物的未掺杂InGaAsP波导层425(厚0.15微米)、p型InP包层426(厚2微米)和1.4微米化合物的p型InGaAsP帽盖层427(厚0.3微米)，它们都利用金属有机汽相淀积生长于n型InP衬底400(350微米厚)上。
然后，在帽盖层427上形成电极428。
然后，在晶片的整个表面上形成氮化硅膜作钝化膜430，如图8B所示。然后，利用旋涂法涂布树脂431，覆盖钝化膜430的整个表面。此时，树脂431有填充凹下部分的性质，以使表面更平坦。图8C示出了该状态。
即，台面或脊上的树脂431的厚度小于凹下部分中树脂431的厚度。该实例中，所用树脂431是光刻胶RD-2000N(可以从Hitachi Chemical Co。Ltd。买到)。在80℃下烘焙树脂431三十分钟，并利用氧等离子体灰化，部分去除之，从而只暴露电极428上的钝化膜430，如图8D所示。然后，只腐蚀去除该暴露的钝化膜430。图8E示出的这时的情况。该实例中，用缓冲HF(氢氟酸)去除作为钝化膜430的氮化硅膜。
最后，去掉其余树脂431，从而完成钝化膜430的选择形成。图8F是去掉了树脂431后晶片的剖面图。该实例中，利用氧等离子体灰化去掉树脂431，但也可以用光刻胶去除剂去除之。
顺便提及，为了使元件能作为半导体光元件，需要进一步在衬底侧上形成电极，然而，由于该实例只涉及形成钝化膜的方法，不再介绍在衬底侧上形成电极的方法。半导体光元件的一个例子是利用半导体激光器的光陀螺仪。具体说，日本专利申请公开4-174317中对此做了详细介绍。
在形成具有波导410的环形脊结构的半导体激光器时，如图9所示，电极设置于背面上，探测电极428处顺时针自旋光和逆时针自旋光与器件自旋的振荡频率的差引起差频信号的电压、电流或阻抗偏差，可以测量角速度。即，可以制造陀螺仪。
半导体层、电极、钝化层和树脂的材料可以是具有它们各自功能的任何材料，并不限于上述材料。
在超过阈值时，激光器内存在顺时针和逆时针自旋束401和402(波长λ1、λ2)。
只要半导体环形激光保持静止，则λ1＝λ2。然而，装有激光器的陀螺仪具有顺时针或逆时针角速度时，两个方向的波长将变得彼此不同。从差频信号电压偏差，便可以探测到对应于振荡波长间差异的频率差。
自然，也可以根据电流或阻抗偏差探测差频信号。
另外，如果半导体环形激光器的波导层410加工成具有不对称锥形区411的结构，如图9所示，则甚至在静态时振荡波长间也会产生差异，并存在对应于该差的差频。因此，在器件置于角速度下时，通过计算静态的差频偏差，不仅可以探测角速度，而且可以探测顺时针或逆时针自旋。图9中，数字401和402分别表示顺时针和逆时针自旋束，数字400表示衬底。
在本例中，半导体材料是InGaAsP基材料，但它们也可以是选自GaAs基ZnSe基、InGaN基、AlGaN基材料等等。光学路径也可以形成为围绕任何形状，不仅可以是图4A或9所示的矩形，而且可以是例如六边形、三角形等多边形或圆形等。
下面将介绍探测激光器件电压信号等的偏差的装置。如图12所示，准备恒流源3102，通过电阻器3101连接作为激光器件的半导体激光器3100与电流源。然后，由电压探测电路3106读出半导体激光器3100的电信号(这种情况下是电压信号)。如果需要的话，较好是提供电压跟随器3105作为保护电路，如图12所示。
图13示出了以恒定电流驱动激光器，并读出半导体激光器3100的阳极电位偏差以探测自旋的电路的例子。半导体激光器3100的阳极通过保护电阻器3202与运算放大器3203的输出端连接，同时半导体激光器3100的阴极与运算放大器3203的反相输入端连接。运算放大器3203根据来自微机的输入电位Vin输出信号Vout。由于信号Vout具有正比于角速度的差频，所以可以通过用已知频率-电压转换器(F-V转换电路)将该信号转换为电压，探测自旋。
图14示出了频率-电压转换器(F-V转换电路)的例子。该电路由晶体管、二极管、电容器和电阻器构成，其输出电压Vc2由以下方程式表示Vc2＝(EiC1R0f)/[1+{1/(1-exp(1/R0C2f))}]上式中，Ei表示输入电压的峰-峰值，f是差频。在各电路参数设计为满足C2＞＞C1且R0C2f＜1时，得到由下式表示的输出电压Vc2，所以电压输出可以正比于差频。
Vc2＝(EiC1R0f)/2下面介绍利用激光器件的电流偏差探测自旋的例子。利用恒压源作电源，可以根据流到半导体激光器的电流偏差测量自旋的角速度。使用一个电池作恒压源，如图15或16所示，有助于驱动系统尺寸和重量减小。图15中，电阻器3401与半导体激光器3400串联，根据电阻两端的电压偏差测量流到半导体激光器的电流。数字3402表示电池，3406表示电压计。相反，图16中，安培计3506与半导体激光器3500串联，直接测量流到半导体激光器的电流。数字3501表示电阻器。
下面介绍探测差频信号的另一电路结构。图17展示了通过以恒压驱动半导体激光器，并读出半导体激光器3603的阳极电位偏差，探测自旋的电路的实例。半导体激光器3600的阳极通过电阻器3600与运算放大器3610的输出端连接，而激光器3600的阴极接到地参考电位。在从微机等给运算放大器3610的反相输入端供应恒压(Vin)时，该电位总是加于电阻器3603和激光器3600上，所以形成了恒定电压驱动结构。电阻器3603与电压跟随器3611连接。
电压跟随器3611输出信号Vout。由于该信号Vout是正比于角速度的差频信号，所以通过利用已知频率-电压转换器(F-V转换电路)等将其转换成电压，可以探测自旋。自然，与电阻器3603相同电位的信号可以直接引向F-V转换器，而不用电压跟随器3611反相，从而探测自旋。频率计数器也可以用作差频信号探测器。
图18展示了基准信号电位为地，除使用与图17相同的电压驱动电路结构外，使用减法器3715的实例。从微机等给运算放大器3710的反相输入端提供恒定电位V1，数字3700表示激光器，3711和3712是电压跟随器，3703、3716和3719是电阻器，电阻器3716和3717具有相等的电阻，电阻3718和3719有相等的电阻。
电阻器3703两端的电位V1、V2通过各电压跟随器3711、3712和电阻器3716、3718，分别耦合到运算放大器3720的反相输入端，和非反相输入端。这种结构允许基准电位设置为地和检测加于电阻器3703上电压(V2-V1＝V0)的偏差的电路。即，可以探测流过激光器3700的电流。通过利用F-V转换器等，将所得信号转换成电压，可以探测自旋。
也可以直接利用阻抗计3809测量半导体激光器3800的阻抗偏差，而不管电源的类型。数字3801表示电阻器，3802是电源。这种情况下，不象测量端电压或流过器件的电流的情况，来自驱动电源的噪声影响较小。该例示于图19。
(实例4)下面结合图10A-10G介绍实例4。这里介绍的是利用具有InP和InGaAsP叠层的半导体激光器衬底制造脊形激光器的实例。制备具有n型InP包层502、InGaAsP波导层504、由InGaAsP和InGaAs构成的非掺杂多量子阱(MQW)有源层506、p型InGaAsP波导层508、p型InP包层510、和p型InGaAsP帽盖层512的叠层的半导体激光器衬底，所说各层依次淀积于n型InP衬底500上。利用旋涂法，在半导体衬底上涂敷含酚醛清漆树脂作主要成分的正型光刻胶，并利用光刻法形成宽为5微米、高为1.5微米的条形抗蚀掩模514。
然后，利用该腐蚀掩模514进行干法腐蚀，形成脊部分520，如图10A所示。
本例中，所用腐蚀系统是利用电子回旋振荡(ECR)等离子体的反应离子束腐蚀(RIBE)系统，并且腐蚀气是氯气。利用涡轮分子泵将ECR-RIBE系统的腐蚀室抽到3×10-6Pa的真空后，在氯气流速为3sccm、室内压力为1×10-2Pa、ECR等离子功率为200瓦、衬底温度为280℃、加速电压为650V的条件下，进行腐蚀。这些腐蚀条件选择为能够获得具有高垂直度的InP基化合物半导体的腐蚀形状。在这些条件下，腐蚀包括n型InP包层502的各层，从而形成脊。此时，脊的高度约为2微米。干法腐蚀的方法、条件等不必限于本实例所述的那些，可以根据要腐蚀的材料、要制造的器件等合适地选择腐蚀方法和条件。
然后，如图10B所示，用氧等离子体灰化，去除用于干法腐蚀的抗蚀掩模514。然后，利用等离子体CVD，淀积厚194nm的氮化硅层作钝化膜516。
然后，如图10C所示，利用旋涂机，以3000rpm的转速，在整个表面上旋涂由聚乙烯苯酚树脂和联叠氮基化合物构成的负型抗蚀剂522，并利用热板，在80℃下加热5分钟，使光刻胶中的溶剂挥发，从而将脊掩埋于其中。此时，平坦部分的光刻胶厚度为1.2微米。
然后，在腐蚀压力为3Pa、RF功率为130瓦、时间为3分钟的灰化条件下，用氧等离子体灰化，只暴露突起上表面，如图10D所示。然后，用光学显微镜观察表面，看到钝化膜516几乎完全暴露于脊的上表面上。
然后，用CF4作腐蚀气，在RF功率为130W、时间为3分钟的条件下，进行腐蚀，去掉暴露的钝化膜，如图10E所示，已证实，脊上表面上的钝化膜已被去除，暴露了此处的半导体层。本例中，用CF4作腐蚀气，利用RIE去除钝化膜，但自然也可以利用氢氟酸等，湿式腐蚀去除钝化膜。
然后，在脊上表面上的半导体层暴露的状态下，利用电子束蒸发，依次在整个表面上淀积作为电极材料524的钛和金，它们的厚度分别为10nm和100nm，如图10F所示。
然后，将该样品浸入丙酮，并进行超声清洗5分钟后，覆盖脊的光刻胶522及过量的电极材料完全剥离下来，所以从除脊上的区域外的部分上去掉了所有电极材料，如图10G所示。
最后，利用电子束蒸发，在背面上形成厚50nm的钛膜和厚500nm的金膜，作为电极，于是完成了元件。
(实例5)下面结合图11A-11G介绍作为本发明第五实例的面发射激光器制造的实例。
如图11A所示，利用已知技术形成直径为10微米的圆柱结构。该图中，数字307表示衬底，303是下多层反射器，305是间隔层，304是有源层，306是间隔层，302是上多层反射器。此时，圆柱的高度约为4微米。
然后，利用等离子CVD法，淀积厚200nm的氮化硅层，作为钝化膜316，该膜为保护层，如图11B所示。
然后，如图11C所示，利用旋涂机，以2000rpm的转速，在整个表面上旋涂由聚乙烯苯酚树脂和联叠氮基化合物的负型抗蚀剂3202，并利用热板，在80℃下加热5分钟，使光刻胶中的溶剂挥发，从而掩埋圆柱。
然后，进行氧等离子体灰化，只暴露突起上表面上作为钝化膜316的氮化硅膜，从而均匀地腐蚀光刻胶，如图11D所示。然后，在腐蚀压力为3Pa、RF功率为130W、时间为5分钟的条件下，进行灰化，暴露圆柱上部的氮化硅膜。
然后，用CF4作腐蚀气，进行暴露氮化硅膜的RIE，如图11E所示。然后，在腐蚀压力为4Pa、RF功率为130W、时间为4分钟的条件下，进行腐蚀，从而从圆柱上部去掉氮化硅膜。本例中，用CF4作腐蚀气，利用RIE去除氮化硅膜，但自然也可以利用氢氟酸等，湿式腐蚀去除氮化硅膜。
然后，利用电子束蒸发，在整个表面上淀积作为电极材料322的铬层和金层，它们的厚度分别为50nm和500nm，如图11F所示。
然后，将该样品浸入丙酮，并进行超声清洗10分钟后，光刻胶320完全剥离下来，并从除圆柱上部外的部分去除了所有电极材料，如图11G所示。
最后，在背面上除光输出部分外，形成电极，于是完成了元件。
如上所述，本发明可以利用自对准，而不用需要对准的光刻工艺，在显微突起的上表面上形成电极和钝化膜，还可以以高成品率制造具有形成于显微突起上的电极的这种结构的半导体元件。
本发明可以使钝化膜选择性地形成于具有突起区的半导体元件部件的侧面上，而不需要高精度对准。
权利要求
1.一种制造半导体元件的方法，包括以下步骤制备衬底上包括突起区的半导体元件部件；将衬底上表面及突起区上表面和侧面掩埋于封装材料中；暴露突起区上表面；在突起区上表面上淀积电极材料；去掉封装材料。
2.根据权利要求
1的方法，其中通过在衬底上旋涂封装材料进行掩埋步骤。
3.根据权利要求
1的方法，其中形成于突起区上表面上的封装材料的厚度小于形成于衬底上表面上的封装材料的厚度。
4.根据权利要求
1的方法，其中暴露步骤是利用等离子体腐蚀去掉突起区上表面上的封装材料的步骤。
5.根据权利要求
1的方法，其中半导体元件部件是台面形或脊形。
6.根据权利要求
1的方法，其中半导体元件部件包括有源层和夹着有源层的各包层。
7.一种制造半导体元件的方法，包括以下步骤制备衬底上包括突起区的半导体元件部件；在衬底上表面及突起区上表面和侧面上形成第一钝化膜；在第一钝化膜上形成第二钝化膜；去掉突起区上表面上的第二钝化膜，暴露第一钝化膜；去掉突起区上表面上的第一钝化膜；及去掉衬底上表面上残留的第二钝化膜。
8.根据权利要求
7的方法，其中去除留在衬底上表面上的第二钝化膜，同时去除留在突起区侧面上的第二钝化膜。
9.根据权利要求
7的方法，其中半导体元件部件包括其上表面上的电极层。
10.根据权利要求
7的方法，其中第一钝化膜由选自SiO2、MgO、和SiNx的一种材料构成。
11.根据权利要求
7的方法，其中第二钝化膜是树脂。
12.根据权利要求
7的方法，其中通过在衬底上旋涂封装材料进行形成第二钝化膜的步骤。
13.根据权利要求
7的方法，其中通过等离子体腐蚀去除突起上表面上的第二钝化膜，进行暴露步骤。
14.根据权利要求
7的方法，其中形成于突起区上表面上的第二钝化膜的厚度小于形成于衬底上表面上的第二钝化膜的厚度。
15.根据权利要求
7的方法，其中半导体元件部件是台面形或脊形。
16.根据权利要求
7的方法，其中半导体元件部件包括有源层和夹着有源层的各包层。
17.一种制造半导体元件的方法，包括以下步骤制备衬底上包括突起区的半导体元件部件；在衬底上表面及突起区上表面和侧面上形成钝化膜；将衬底上表面及突起区上表面和侧面掩埋于封装材料中；暴露突起区上表面上的钝化膜；去除突起区上表面上的钝化膜；在突起区上表面上淀积电极材料；及去掉封装材料。
18.根据权利要求
17的方法，其中钝化膜由选自SiO2、MgO、和SiNx的一种材料构成。
专利摘要
这里公开了一种制造半导体元件的方法，该方法包括以下步骤制备衬底上包括突起区的半导体元件部件；将衬底上表面及突起区上表面和侧面掩埋于封装材料中；暴露突起区上表面；在突起区上表面上淀积电极材料；去掉封装材料。
文档编号H01S5/343GKCN1169267SQ00120014
公开日2004年9月29日 申请日期2000年5月19日
发明者中西宏一郎, 沼居贵阳, 阳 申请人:佳能株式会社导出引文BiBTeX, EndNote, RefMan