专利名称:绝缘体结构上的硅互联埋层的制作方法
本发明涉及金属氧化物半导体(MOS)集成电路，特别是在绝缘体上采用硅集成电路的领域。
本申请叙述一在一绝缘层上形成一类似的外延层的工艺改进。本申请的改进措施导致在结构上形成一互联。
在一绝缘体上形成一类似外延层的工艺，已在1985年2月11日提交的序号为700，607，名称为“在一硅衬底上用于形成绝缘硅区和场效应器件工艺”的待批申请中给以叙述，该申请已转让给本发明的受让人。在那个申请叙述的工艺中，在一硅结构上形成一绝缘层，并通过该绝缘层形成多个窗口。在绝缘层上面淀积一多晶硅层，并通过窗口与衬底相接，并叙述了对于再结晶多晶硅层所通过衬底的结晶结构扩散，通过窗口进到多晶硅层的各种工艺步骤。比较高质量的单晶硅通过发生再结晶被生长在晶种窗上面。这些区域用于MOS场效应器件的沟道区。对于这些器件的源区和漏区是在再结晶的多硅层邻近的晶种窗和绝缘体上面形成的;然而源区和漏区在衬底上被隔离开。
因为本发明形成的互联是归并到该申请所叙述为目前较佳实施例的工艺中，所以结合本发明叙述该工艺部分。
在制造MOS器件过程中，在衬底上形成互联是众所周知的，这些互联有时被称为穿接(crossunders)，并经常把掺杂物从多晶硅掺杂到衬底形成穿接。在衬底上形成的互联或穿接已在美国专利第4，013，489和3，964，092号中给以叙述。在这些工艺中，衬底本身是有源电路器件的一部分，在绝缘电路上的硅，试图使有源电路与衬底相分开。本发明叙述一工艺用于在衬底上形成互联，其中有源器件本身是形成在一再结晶层内绝缘层上。
本发明叙述一工艺的改进，该工艺在一绝缘层上形成一半导体层，其中绝缘层是形成在一硅衬底上面。更具体地说，诸如多晶硅半导体层是通过在绝缘层上的窗口，由硅衬底的结晶结构扩散再结晶。诸如在半导体层上形成的MOS场效应器件通过绝缘层被隔离开。本发明的改进包括在衬底本身内形成互联，该衬底在器件覆盖半导体层内之间提供互联。在绝缘层上，在掺杂半导体层之前，在衬底上形成一掺杂区域。在该掺杂区至少有一部分在绝缘层上形成窗口，让掺杂区联接半导体层。通过该窗口，使半导体层再结晶，因此联接穿接，例如在再结晶层上的源或漏区。
图1是衬底部分的纵向剖面图，其中在衬底内形成一n井和一掺杂区;
图2说明在图1衬底上形成氮化硅后的情况;
图3说明图2的衬底生长氧化区后的情况;
图4说明图3的衬底上一平面步骤;
图5说明图4的衬底上形成多晶硅层后的情况;
图6说明图5的衬底上多晶硅层再结晶后的情况;
图7是一纵向剖面图，它示出了图6衬底在再结晶的多晶硅层内形成的器件大部分情况;
图8是根据本发明，在再结晶层内形成的一叠加器件所做的一穿接局剖透视图。
所叙述的改进工艺用来在一集成电路衬底上形成一互联，该集成电路被制作在一绝缘层上形成的一再结晶的半导体层内。为了充分理解本发明在下面的叙述中，将提出一些具体的细节，如特殊的导电层等等。然而对本技术领域：
的人来说，显然不用这些详细叙述也可以实现本发明。在其他例子中，为了不混淆本发明，众所周知的工艺步骤就不给以详细叙述了。
如上所述，本发明为待批申请专利所叙述的工艺之改进，该待批申请是1985年2月11日提交的，序号为700，607，标题“在硅衬底上用于形成绝缘硅区和场效应器件的工艺”并已转让给本发明的受让人。在本发明中该申请讨论了一些具体的细节，参照先前申请，在本发明中把它作为“在先申请”。如后面所述，在没有先前申请的再结晶的情况下，也可使用本发明。
所发明的工艺是目前较好的用于制造互补金属-氧化物-半导体(CMOS)集成电路的方法。然而，在下面叙述中，参照所做用于形成特别是导电型场效应器件的区域(如井)。同时，对本技术领域：
的人来说，显然本发明可被用于其它技术。
现在参考图1，一P型单晶硅衬底10，它包括一n井13。如图所见部分使用n井制造一集成电路的P-沟器件。衬底10包括一二氧化硅层16，该二氧化硅层完全覆盖在衬底的表面。在表面上形成一光刻胶层14并通过该层露出窗口15。窗口15被限定在根据本发明所要求的形成互联的那些区域。在衬底上形成的一掺杂区由区域12对准露出的窗口15。正是该区域变成用于集成电路的互联或穿接。因此，该区域可以是一延伸区或是一几何复杂区域。可以用一普通离子注入法形成区域12，该区域12通过二氧化硅层16注入离子。或者对准窗口15可以刻蚀二氧化硅层16，并用普通扩散法形成掺杂区12。而后去掉光刻胶层14。
在衬底上形成的再一氮化硅层以及用普通掩模步骤制版形成的掩模部分18如图2所示。这些掩模部分之一在掺杂区12上形成。形成在掺杂区12上的氮化硅18可以在完整的掺杂区12上形成或仅是部分的形成。(在氧化区生长之后，区域12穿接是可能的)，一般来说，在提出用于互联那些部分，在区域12上面形成的掩模部分18连接后面形成的集成电路覆盖层。图2所示的其它掩模部分18，根据先前申请的技术，在所提过的场效应晶体管沟道位置上。
有关厚的场氧化区(二氧化硅)在适当的位置上生长氧化硅掩模，如图3所示，在衬底表面上生长场氧化区20，其中氮化硅不提供保护。注意的是区域12的两边都安排3场氧化区。
在目前较佳的工艺中，使用平面工艺去掉氮化硅，形成如图4所示的衬底的平面表面。在先前的申请中已较详细的叙述了平面工艺。使用平面工艺和/或隔离刻蚀法形成窗口24，这些窗口暴露在衬底上。一般这些窗口在去除氮化硅18之前就形成了。图4所示的这些窗口是典型地对准图2中的氮化硅18部分。本发明不需要这种平面工艺，重要的是在掺杂区12上面有一窗口。
现在，在衬底上面淀积一多晶硅层26，如图5说明的一样，多晶硅层26在窗口24接触掺杂区12。在暴露的多晶层26的表面上也形成一二氧化硅保护层27。被再结晶的层26导致衬底的表面呈现出晶状结构。
通过来自能源，如扫描激光器(C.W.氩激光器)，扫描电子束或石墨板加热器可以完成对衬底加热处理。窗口24起种窗的作用，允许衬底的晶状结构扩散或长进氧化层20。层26变成一类似外延层如图6层26a所示。这种再结晶在先前申请中也已叙述过了。
而在较佳实施例中，使用多晶硅层的再结晶，本发明的互联可以在没有再结晶发生的情况下形成，例如，在多晶硅层内形成晶体管。
在图7中，示出在再结晶层26a内形成场效应器件后的全面视图。一n型晶体管31具有一多晶硅栅区43和源区34以及漏区35，如图所示在一种窗上面形成。在种窗上面直接形成该晶体管的沟道39，如在先前申请中所叙述的一样，在这些种窗上出现高质量单晶硅。该晶体管的区域34直接联接到区域12。因此，该晶体管的一端可以与在再结晶层26a上形成的另一器件互联。注意在晶体管31的沟道39和井13之间，绝缘区20引起形成一相当长的导电通道，从而减少可能的闭锁。另一个晶体管32如图所示在n井13上面形成。该P型晶体管含有一栅极44。
在再结晶层内，通过氧化区48把晶体管31和32相隔离开，该氧化区域的形成已在先前申请中给予叙述。
图8如上所述，示出在一再结晶层形成的晶体管。在绝缘层42上形成源区37和漏区38，在该视图中，种窗51是打开的。如上所述该区域是典型的晶体管的沟道;栅极40覆盖这个沟道。通过氧化层42的另一个窗口50包括本发明的互联。在该视图中可以看到，掺杂区120延伸到两个方向，即区域120a垂直延伸到区域37和38，以及区域37下面的区域120的一部分。在再结晶层内n个器件之间，掺杂区120可以提供一公用连接。
因而，在已公布的一绝缘体上，在一形成的再结晶多晶硅层内，做出集成电路工艺的改进。特别是在衬底内形成的互联构成在再结晶层内各器件之间的联接。
权利要求
1.用于在一绝缘层上形成一半导体层的一工艺中，其中所说的绝缘层是形成在衬底之上，所说的半导体层是形成在所述的绝缘层之上，以及各器件在所述的半导体层内形成，用于在衬底上形成一互联的改进，所述器件其特征在于包括以下几个步骤在所述的衬底上形成一掺杂区，之后在所述的绝缘层上淀积半导体层，在所述掺杂区上面，通过所述绝缘层形成一窗口，在所述掺杂区上面，在所述窗口上形成所述半导体层，因此所述的掺杂区形成一互联，用于所述的器件。
2.在一绝缘层上用于形成一半导体层的工艺中，其中所述绝缘层是形成在一衬底上，所述的半导体层通过绝缘层内的几个窗口再结晶，允许衬底的晶状结构扩散到所述的半导体层，在所述的半导体层内形成各器件，用于在衬底上形成一互联的改进，该器件其特征包括下面几个步骤在所述衬底上形成一伸长的扩散区之后，在所述的绝缘层上淀积所述的半导体层，在所述的衬底上形成一掺杂区之后，在所述的绝缘层上淀积所述半导体层，在所述的掺杂区上面，通过所述的绝缘层形成一窗口，在掺杂区上面所述的窗口上再结晶所述的半导体层，因此所述的掺杂区形成所述各器件的一互联。
3.在一绝缘层上面用于形成一半导体层的一工艺中，其中在一衬底上形成所述的绝缘层，通过在绝缘层内的几个窗口被再结晶成所述的半导体层，允许所述衬底的晶状结构扩散到所述的半导体层，在所述的半导体层内形成各器件，在所述的衬底内用于形成所述器件互联的改进其特征包括以下几个步骤在所述衬底内形成掺杂区之后，在所述绝缘层内淀积所述的半导体层，在所述的绝缘层内通过窗口淀积的半导体层，联结所述的掺杂区，在所述的掺杂区上面，在上述窗口再结晶上述的半导体层，因此上述掺杂区形成上述各器件的互联。
4.在绝缘层上用于形成一半导体层的工艺中，其中在一衬底上形成一所述的绝缘层，以及在所述绝缘层中通过几个窗口被再结晶半导体层，允许所述衬底的晶状结构扩散到所述的半导体层，并在所述的半导体层内形成各器件，在所述衬底内用于形成所述器件互联的改进其特征包括以下几个步骤在衬底形成一掺杂区之后，在所述绝缘层上淀积所述的半导体层;至少在上述掺杂区的部分上面形成一氮化硅;在上述氮化硅适当的位置上生长场氧化区;去除上述氮化硅部分;在上述绝缘层上面淀积半导体层，该半导体层通过在绝缘层中的窗口联接上述的掺杂区，该窗口安置在上述被去除氮化硅的位置上，通过上述窗口再结晶上述的半导体层，因此上述掺杂区形成用于上述各器件的互联。
5.由权利要求
4所限定的改进措施包括一所述衬底表面的平面工艺步骤，随后生长所述场氧化区的步骤。
6.用于从多晶硅层中形成一硅外延层工艺中，其中一多晶硅层是形成在一二氧化硅层上面，以及在一硅衬底上面形成所述的二氧化硅层，所述的工艺包括在二氧化硅层内通过几个窗口再结晶多晶硅，允许上述硅衬底的晶状结构扩散到多晶硅层，形成上述的外延层，并在上述的外延层上形成各器件，在上述衬底中用于形成所述器件互联的改进其特征包括以下几个步骤在上述衬底形成一掺杂区之后，在上述二氧化硅层上淀积所述的多晶硅层，在上述的掺杂区上面，通过二氧化硅层形成一窗口，淀积所述的多晶硅层，通过窗口再结晶所述的多晶硅层，因此所述掺杂区形成用于各器件的一互联。
7.从一多晶硅层中形成一硅外延层工艺中，其中多晶硅层是形成在一二氧化硅层上面，上述二氧化硅层是形成在一硅衬底上面，上述工艺包括在二氧化硅层上通过几个窗口再结晶上述多晶硅层，允许上述硅衬底的晶状结构扩散到上述的多晶硅层，形成上述的外延层，并在上述的外延层上形成各器件，在所述的衬底内，用于形成所述器件互联的改进其特征包括以下几个步骤在衬底上形成一掺杂区之后，在二氧化硅层上淀积所述的多晶硅层，在上述的绝缘层上通过一窗口使淀积的上述多晶硅层联接上述的掺杂区，通过上述窗口再结晶多晶硅层，因此所述的掺杂区形成用于所述各器件的互联。
8.在权利要求
7中所限定的改进其特征在于上述掺杂区联结上述各器件中的一个源区和一个漏区。
9.用于从多晶硅层中形成一硅外延层的工艺中，其中多晶硅层是形成在一二氧化硅层上面，该二氧化硅层是形成在一硅衬底上面，上述工艺包括在二氧化硅层上通过几个窗口再结晶上述的多晶硅层，允许上述硅衬底的晶状结构扩散到上述多晶硅层，形成上述的外延层，并在上述的外延层上形成各器件，在所述的衬底内用于形成所述器件互联的改进其特征包括以下几个步骤在衬底上形成一延长的扩散区之后，在二氧化硅层上淀积所述的多晶硅层，在上述掺杂区上面通过上述的二氧化硅层形成一窗口，淀积上述多晶硅层，通过上述窗口淀积上述的多晶硅层，因此上述掺杂区形成上述各器件的互联。
10.权利要求
9所限定的改进，其特征在于掺杂区连接所述一器件的一源区和一漏区。
11.用于从一多晶硅层中形成一硅外延层工艺中，其中多晶硅层是形成在一二氧化硅层上面，该二氧化硅层是形成在一硅衬底之上，上述工艺包括在二氧化硅层上通过多个窗口再结晶上述多晶硅层，允许硅衬底的晶状结构扩散到上述多晶硅层，形成上述的外延层，并在上述的外延层上形成各器件，在一衬底上用于形成各器件的互联改进其特征包括以下几个步骤在上述衬底上形成一掺杂区之后，在上述二氧化硅层上淀积所述的多晶硅层，至少在上述掺杂区的一部分上面形成一氮化硅部分，在上述氮化硅适当的位置上生长场氧化区，去除上述氮化硅部分，在所述的绝缘层上淀积多晶硅层，在上面去除氮化硅部分的位置上，所述的多晶硅层联接所述的掺杂区，在掺杂区上再结晶上述的多晶硅层，在衬底上形成所述的各器件以致所述的掺杂区至少与上述器件中的某些部分电气的连接，因止所述的掺杂区形成用于所述各器件的一互联。
12.由权利要求
11所限定的改进包括在生长场氧化区之后，上述衬底表面的平面工艺步骤。
专利摘要
用于在一工艺中形成互联的改进工艺，其中一再结晶的多硅层是形成在一绝缘层上，并通过形成在绝缘层上的几个种窗产生再结晶。在衬底上形成一掺杂区之后淀积多晶硅层。在绝缘层上通过窗口至少使掺杂区的一部与多晶硅层联接。通过该窗口发生再结晶，例如掺杂区被电气联接到形成在再结晶层上的半导体器件的源区和漏区。
文档编号H01L27/00GK86102300SQ86102300
公开日1987年2月25日 申请日期1986年4月1日
发明者J·C·郑 申请人:英特尔公司导出引文BiBTeX, EndNote, RefMan