专利名称：制造半导体器件的电容器的方法
技术领域：
本发明涉及一种制造半导体器件的电容器的方法，特别涉及根据在高集成半导体器件中的掺杂的和非掺杂的层之间，采用不同的腐蚀选择比的腐蚀工艺，来制造具有增大了的表面面积的电容器的方法，因而确保大电容量。
最近半导体器件高集成度的趋势必然包括单元尺寸的缩小。但是，这种单元尺寸的缩小给形成具有足够容量的电容器带来了困难。这是因为电容量正比于电容器的表面面积。
在包括金属氧化物半导体(MOS)晶体管和一个电容器的动态随机存取存储(DRAM)器件的情况下，特别是缩小电容器所占的面积并仍获得大容量的电容器，对高集成度的DRAM器件是极为重要的。
为了增加电容量，已进行过各种研究。比如，众所周知，由于电容器的容量正比于电容器的面积而反比于构成电容器的介质膜的厚度，因而使用具有高介电常数的介质材料，形成薄的介质膜，及采用具有增大了的表面面积的电容器的构形。
但是，所有这些方法有其自身的缺点。虽然已提出采用诸如Ta2O5、TiO2或SrTiO3等各种材料作为具有高介电常数的介质材料，但其可靠性和薄膜特性尚不一致。因此，难以将这种材料实际用于半导体器件。减小介质膜厚度将会损坏介质膜并严重影响电容器可靠性。
为了增加电容器的表面面积，也曾提出过圆筒状电容器结构。现在，将描述制造这种圆筒状结构电容器的方法。
根据此方法，准备一有底绝缘层的半导体基片。采用接触掩模的腐蚀工艺，在半导体基片上形成一接触孔，露出预期的半导体部位。在所得结构上形成第一导电层。第一导电层通过接触孔与半导体基片接触。然后，采用记忆电极掩模的腐蚀工艺在第一导电层上形成一氧化膜图形。采用该氧化膜图形做掩模，然后腐蚀第一导电层。此时采用底绝缘层做腐蚀阻挡层。在所得结构上，淀积预定厚度的第二导电层。随后，各向异性腐蚀第二导电层，由此分别在氧化膜的侧壁上形成第二导电层间隔层。使间隔层与第一导电层接触。然后，去掉该氧化膜，而形成圆筒状记忆电极。在随后的步骤，在圆筒状记忆电极上形成介质膜和板电极。于是，得到圆筒状电容器。采用这种方法，可以形成有多个圆筒状结构的电容器。然而，此方法难以确保集成半导体器件的足够大的电容量。
所以，本发明的目的在于提供一种制造半导体器件电容器的方法，通过采用不同的湿腐蚀选择比的腐蚀工艺能形成具有增大了表面面积的记忆电极的电容器结构，因而得到高集成度半导体器件所要求的足够的电容量。
根据一种方案，本发明提供一种制造半导体器件的电容器的方法，包括以下各步骤局部去掉形成于半导体基片上的底绝缘层，而形成接触孔，通过该孔露出半导体基片的预定部位；在形成接触孔后所得结构上，以交替方式形成掺杂的非晶导电膜和非掺杂的非晶导电膜，因而形成具有多层结构的第一非晶导电层，该掺杂的非晶导电膜的最上一层构成多层结构的最上部；采用记忆电极掩模的腐蚀工艺在最上部掺杂的非晶导电膜上形成绝缘膜图形；在形成绝缘膜图形所得的结构上，以交替方式形成非掺杂的非晶导电膜和掺杂的非晶导电膜，由此形成第二非晶导电层；在用绝缘膜图形和底绝缘层做腐蚀阻挡层的条件下，腐蚀在形成第二非晶导电层后所得结构的全表面去掉第一和第二非晶导电层的总厚度；通过湿腐蚀工艺去掉绝缘膜图形；按所要求的时间所要求的温度使第一和第二非晶导电层退火，因而形成无杂质扩散的第一和第二结晶的导电层，按湿腐蚀工艺按所要求的宽度，腐蚀第一和第二结晶的导电层的掺杂部，因而在第一和第二结晶导电层设置不规则的结构；将杂质离子掺入第一和第二结晶的导电层的非掺杂部分，因而在其每个侧壁形成具有不规则结构的圆筒状记忆电极。
根据另一方案，本发明提供一种制造半导体器件的电容器的方法，包括以下各步骤局部去掉形成于半导体基片上的底绝缘层，而形成接触孔，通过该孔露出半导体基片的预定部位；在形成接触孔后所得结构上，以交替方式形成掺杂的非晶导电膜和非掺杂的非晶导电膜，因而形成具有多层结构的第一非晶导电层，该掺杂的非晶导电膜的最上一层构成多层结构的最上部；采用记忆电极掩模的腐蚀工艺在最上部掺杂的非晶导膜上形成多个绝缘膜图形；在形成绝缘膜图形所得的结构上，以交替方式形成非掺杂的非晶导电膜和掺杂的非晶导电膜，因而形成第二非晶导电层；在用绝缘膜图形和底绝缘层做腐蚀阻挡层的条件下，腐蚀在形成第二非晶导电层后所得结构的全表面去掉第一和第二非晶导电层的总厚度；通过湿腐蚀工艺去掉绝缘膜图形；按所要求的时间所要求的温度使第一和第二非晶导电层退火，因而形成无杂质扩散的第一和第二结晶的导电层，按湿腐蚀工艺，按所要求的宽度，腐蚀第一和第二结晶的导电层的掺杂部，因而在第一和第二结晶导电层设置不规则的结构；将杂质离子掺入第一和第二结晶的导电层的非掺杂部，因而在其每个侧壁各自形成具有不规则结构的多-圆筒状记忆电极。
从下面参照附图实施例的说明，本发明的其他目的和方案将会变得明了。
图1～8分别解释根据本发明一种制造半导体器件的电容器的方法的连续的步骤。
根据本发明的方法，准备一块半导体基片11，然后在半导体基片11上形成底绝缘层13，如图1所示。底绝缘层13包括一隔离元件的绝缘膜(未图示)，一栅电极(未图示)和一杂质扩散区(未图示)。此后，采用接触掩模(未图示)的腐蚀工艺来腐蚀底绝缘层13，而形成接触孔15。通过该接触孔15，在其规定部位露出半导体基片11。
在所得结构上，形成第一非晶硅层，它通过接触孔15与半导体基片11接触。第一非晶硅层具有包括交替的掺杂的和非掺杂的非晶硅膜17和19的多层结构。每个掺杂的非晶硅膜17被掺以高浓度的N-型杂质离子。第一非晶硅层的多层结构具有一规定层数和厚度的掺杂的和非掺杂的非晶硅膜17和19。第一多非晶硅层的最上部是由掺杂的非晶硅膜形成的。
通过低压化学汽相淀积(LPCVD)方法，按正常方式在450～550℃的温度，采用诸如SiH4，Si2H6或Si3H8硅源气体和诸如PH3的杂质源气体来形成掺杂的和非掺杂的非晶硅膜17和19。在此情况下，按正常方式控制PH3气流的通断。在PH3的情况下，采用含在PH3气中的磷作为杂质。
也可以通过等离子增强的化学汽相淀积(PECVD)方法来形成掺杂的和非掺杂的非晶硅膜17和19。在此情况下，采用不同的淀积设备分别形成非硅膜17和19。
然后，在图2所示的结构的最上层膜，即掺杂的第一非晶硅膜17上形成氧化膜21，如图3所示。氧化膜21是由腐蚀速率比底绝缘层13的腐蚀速率比高的氧化物制成的。比如，底绝缘层13是由高温氧化物(HTO)制成的，氧化膜21是由磷硅酸盐玻璃(PSG)制成的。氧化膜21的厚度大于第一非晶硅17和19的总厚度。随后，采用记忆电极掩模(未图示)的腐蚀工艺，在氧化膜21上形成光致抗蚀胶膜图形23。
采用光致抗蚀胶膜图形23作掩模，腐蚀氧化膜21，而形成氧化膜图形21′，如图4所示。然后去掉光致抗蚀胶膜图形23。
在所得结构上，形成第二非晶硅层，如图5所示。第二非晶硅层具有由交替的非掺杂的和掺杂的非晶硅膜25和27形成的多层结构。每个掺杂的非晶硅膜27被掺以高浓度的N-型杂质离子。按形成非晶硅膜17和19的相同方式形成非晶硅膜25和27。第二非晶硅层的多层结构具有规定层数和厚度的非掺杂的和掺杂的非晶硅膜25和27。按相邻设置的单元之间的距离来确定非掺杂的和掺杂的非晶硅膜的层数和厚度。实际上，为了防止第二非晶硅膜25和27与相邻单元形成短路，第二非晶硅膜25和27的总厚度应小于与横向相邻单元的距离1/2。
然后，通过干腐蚀工艺，腐蚀掉第二非晶硅膜25和27的多层结构的全部表面厚度，以便露出氧化膜图形21′，如图6所示。然后，腐蚀第一非晶硅膜17和19的多层结构的全部表面，而露出底绝缘层13。在此情况下，因为它与非晶硅膜17、19、25、27的腐蚀选择比有很大的差异，因而氧化膜图形21′难以被腐蚀。所以氧化膜图形21′用作掩模。
随后，利用氧化膜图形21′和非晶硅膜17、19、25、27之间腐蚀选择比上的差异，通过湿腐蚀工艺去掉氧化膜图形21′，如图7所示。在此情况下，采用氢氟酸(HF)溶液或缓冲氧化腐蚀剂(BOE)溶液去除氧化膜图形21。
然后，将7图所示的整个结构在600～700℃温度范围的惰性气体气氛中退火30分～6小时，如图8所示，通过退火，激活掺杂的硅膜17和27中所含的杂质。在此过程中，使非晶硅膜17、19、25、27晶化成多晶硅。
结果，层叠在半导体基片11上的多晶硅膜17、19、25、27的整个结构具有圆筒形状。
然后，利用其腐蚀选择比的差异，在规定的宽度上腐蚀掺杂的多晶硅膜17、27，如图8所示。在此情况下，将HNO3/CH3COOH/HF溶液用于腐蚀。结果，圆筒状结构的侧壁具有包括多个不规则细杆。让所得结构经受600～1,500℃温度范围的热处理，以使多晶硅膜17、27内所含的杂质能扩散到多晶硅膜19、25中，而掺杂了膜19、25。结果得到了具有表面面积增大了的圆筒状记忆电极29。
采用POCl3完成多晶硅膜19、25的掺杂步骤。而且，在600～1,500℃高温，利用PH3气作杂质源气体，将磷离子掺入多晶硅膜19、25。
在下一步，在记忆电极表面上连续形成介质膜(未图示)和平板电极(未图示)。于是得到了用于半导体器件的有足够电容量的电容器。在此情况下，介质膜是由有优良介质特性的材料制成的。比如介质膜具有NO或ONO复合结构。平板电极可由多晶硅、多硅化物或类似的导电材料制成。
根据本发明，可形成多圆筒状记忆电极。在此情况下，控制采用记忆电极掩模的腐蚀工艺所形成的氧化膜21的尺寸而形成数个氧化膜。结果，形成具有2～4个圆筒的记忆电极，每个圆筒具有按如上所述方式的不规则结构。
虽然，根据本发明说明过的实施例，第一非晶硅层的最上部分是用掺杂的非晶硅膜制成的，第二非晶硅层的最下部是由非掺杂的非晶硅膜制成的，他们可以按与上述相反的形式形成。从以上说明可知，本发明提供一种制造半导体器件的电容器的方法，采用掺杂的和非掺杂的硅膜间腐蚀选择比不同的腐蚀工艺，能形成在其侧壁上形成不规则结构而使其表面面积增大了的记忆电极，因而不仅获得了高集成的半导体器件所需的足够大的电容量，而且改善了可靠性。
本发明公开的优选实施例只是为了说明发明的技术方案，本领域的普通技术人员应理解，可以有各种各样的改型、添加和替代，但均不脱离所附权利要求中所要求保护的本发明的范围和精神。
权利要求
1.一种制造半导体器件的电容器的方法，包括以下各步骤局部去掉形成于半导体基片上的底绝缘层，而形成接触孔，通过该孔露出半导体基片的规定部位；在形成接触孔后所得结构上，以交替方式形成掺杂的非晶导电膜和非掺杂的非晶导电膜，因而形成具有多层结构的第一非晶导电层，该掺杂非晶导电膜的最上一层构成多层结构的最上部；采用记忆电极掩模的腐蚀工艺在最上部掺杂的非晶导电膜上形成绝缘膜图形；在形成绝缘膜图形后所得的结构上，以交替方式形成非掺杂的非晶导电膜和掺杂的非晶导电膜，因而形成第二非晶导电层；在用绝缘膜图形和底绝缘层做腐蚀阻挡层的条件下，腐蚀在形成第二非晶导电层后所得结构的全表面，去掉第一和第二非晶导电层的总厚度；通过湿腐蚀工艺去掉绝缘膜图形；按所要求的时间所要求的温度使第一和第二非晶导电层退火，因而形成无杂质扩散的第一和第二结晶的导电层；按湿腐蚀工艺，按所要求的宽度，腐蚀第一和第二结晶的导电层的掺杂部，因而在第一和第二结晶导电层设置不规则的结构；将杂质离子掺入第一和第二结晶的导电层的非掺杂部，因而在其每个侧壁形成具有不规则结构的圆筒状记忆电极。
2.根据权利要求1的方法，其特征是第一和第二非晶导电层的非掺杂膜是在硅源气体的气氛中通过低压化学汽相淀积方法形成的。
3.根据权利要求2的方法，其特征是硅源气体包括SiH4、Si2H6或SI3H8。
4.根据权利要求1的方法，其特征是第一和第二非晶导电层的掺杂膜是在硅源气体与作为杂质源气体的PH3的气氛中通过低压化学汽相淀积方法形成的。
5.根据权利要求1的方法，其特征是第一和第二非晶导电层的膜是通过等离子增强化学汽相淀积方法形成的。
6.根据权利要求1的方法，其特征是绝缘膜图形是由腐蚀速率比底绝缘层的腐蚀速率高的氧化膜组成的。
7.根据权利要求1的方法，其特征是底绝缘层包括高温氧化物，而绝缘膜图形包括磷硅酸盐玻璃。
8.根据权利要求1的方法，其特征是绝缘膜图形的厚度大于第一非晶导电层的厚度。
9.根据权利要求1的方法，其特征是第二非晶导电层的厚度小于与之相邻的单元之间的距离的1/2。
10.根据权利要求1的方法，其特征是第一和第二晶化的导电层的非掺杂部位中的杂质离子掺杂的步骤包括使杂质源气体在600～1，500℃的温度范围流向非掺杂部位的步骤。
11.根据权利要求1的方法，其特征是第一和第二晶化的导电层的非掺杂部位中的杂质离子的掺杂步骤包括使POCl1掺入非掺杂部位的步骤。
12.根据权利要求1的方法，其特征是第一非晶导电层最上部包括非掺杂的非晶导电膜。
13.根据权利要求1的方法，其特征是第二非晶导电层最下部包括掺杂的非晶导电膜。
14.根据权利要求1的方法，其特征是用于第一和第二晶化的导电层的掺杂部位的湿式腐蚀工艺包括根据腐蚀选择比与第一和第二晶化的导电层的腐蚀选择比有差异采用HNO3/CH3COOH/HF溶液腐蚀掺杂部位的步骤。
15.一种制造半导体器件的电容器的方法，包括以下各步骤局部去掉形成于半导体基片上的底绝缘层，而形成接触孔，通过该孔露出半导体基片的规定部位；在形成接触孔后所得结构上，以交替方式形成掺杂的非晶导电膜和非掺杂的非晶导电膜，因而形成具有多层结构的第一非晶导电层，该掺杂的非晶导电膜的最上一层构成多层结构的最上部；采用记忆电极掩模的腐蚀工艺在最上部掺杂的非晶导电膜上形成多个绝缘膜图形；在形成绝缘膜图形后所得的结构上，以交替方式形成非掺杂的非晶导电膜和掺杂的非晶导电膜，因而形成第二非晶导电层；在用绝缘膜图形和底绝缘层做腐蚀阻挡层的条件下，腐蚀在形成第二非晶导电层后所得结构的全部表面，去掉第一和第二非晶导电层的总厚度；通过湿腐蚀工艺去掉绝缘膜图形；按所要求的时间所要求的温度使第一和第二非晶导电层退火，因而形成无杂质扩散的第一和第二结晶的导电层；按湿腐蚀工艺，按所要求的宽度，腐蚀第一和第二结晶的导电层的掺杂部，因而在第一和第二结晶导电层设置不规则的结构；将杂质离子掺入第一和第二结晶的导电层的非掺杂部，因而在其每个侧壁各自形成具有不规则结构的多-圆筒状记忆电极。
16.根据权利要求15的方法，其特征是绝缘膜图形数目是2～4。
全文摘要
一种制造半导体器件的电容器的方法，该方法包括在形成有接触孔的半导体衬底上以交替方式形成掺杂的和非掺杂具有多层结构的第一非晶导电层，在第1非晶导电层上形成绝缘膜图形，在所得结构上以交替方式形成非掺杂的和掺杂的第二非晶导电层，在以绝缘膜图形和下绝缘层作为腐蚀阻挡层的条件下腐蚀所得结构，使非晶导电层形成晶化的无杂质扩散的导电层，使杂质离子掺入导电层的非掺杂部位，形成圆筒状记忆电极。
文档编号H01L27/108GK1148731SQ9610431
公开日1997年4月30日 申请日期1996年2月27日 优先权日1995年2月27日
发明者朴泳震 申请人:现代电子产业株式会社