专利名称：叠层谐振器和使用这种谐振器的叠层带通滤波器的制作方法
技术领域：
本发明涉及一种谐振器和使用这种谐振器的带通滤波器，尤其涉及叠层谐振器和用于便携式电话机内的使用这种叠层谐振器的叠层带通滤波器。
如
图16所示，传统已知的这种类型的谐振器包括一在其整个背面上有导体93以及在其表面上有条状导体94的介电基片192。谐振器还包括另一在其整个表面上有导体93的介电基片192，这两者之间用条状导体94粘接在一起，实现叠层结构。假设该条状导体94的长度为L，谐振器的中心波长为λ，介电基片的介电常数为ε，则可得下式(1)L＝(λ/4)×(1/ε)1/2………(1)然而，在传统的谐振器中，难以减小谐振器的体积，因为条状导体94的长度L需要满足式(1)的关系。条状导体94和其它部件一般构置成应当严格符合尺寸容差，因此在制造上变得困难。
如图38所示，传统已知的这种类型的带通滤波器包含一在其整个背面上具有导体103和在该介电基片表面上有两个为λ/4谐振器的条状导体104的介电基片102。两个条状导体104构置成分开约λ/4的距离(D)。带通滤波器还包含另一在整个表面上具有导体103的介电基片102，它们之间用条状导体104粘接到第一介电基片102上，实现叠层结构。假设条状导体104的长度为L，中心波长为λ，介电基片的介电常数为ε，则在这种情况中前述式(1)也是有效的。
然而，它难以减小带通滤波器的体积，因为条状导体的长度L需要满足式(1)的关系。而且，条状导体104和其它部件的构置应当严格符合尺寸容差，从而使制造变得困难。
因此，本发明的目的在于提供一种叠层谐振器和使用这种叠层谐振器的叠层带通滤波器，它能容易地缩小体积，并易于制造。
为了实现上述的和其它目的，根据本发明的叠层谐振器的典型实施例包含(a)至少一对相对安置的内电极；(b)至少与一个内电极作电联接的引出电极；(c)一叠层结构，包括与内电极和引出电极组合的绝缘体；(d)第一外电极，设置在叠层结构的表面上，连接一个内电极；(e)第二外电极，设置在叠层结构的表面上，连接另一个内电极；和(f)第三外电极，设置在叠层结构的表面上，连接引出电极。
根据本发明的典型实施例，提供一种叠层谐振器，在这实施例中，把第三外电极用作输入/输出外电极，把第一外电极和第二外电极中的至少一个电极用作接地外电极。
叠层谐振器的另一个典型实施例包括至少一个内电极与引出电极之间的电联接，这种联接至少为容性耦合、感性耦合和直接耦合中的一种。特别在容性耦合的情况下，引出电极可以安置在内电极之间，或者安置在内电极之外。
根据另一个实施例，提供一种叠层谐振器，在这种谐振器中，至少在叠层结构的上表面和下表面之一面上设置屏蔽电极。该屏蔽电极可以至少连接到至少第一和第二外电极之一上，或者不连接到这些电极上。屏蔽电极与内电极之间的距离可以是例如至少300μm，或者更大。
本发明的典型实施例使用了至少具有两个谐振器的叠层带通滤波器，在该带通滤波器中，每个电阻器至少具有一对相对安置的内电极和一个至少与内电极之一电联接的引出电极。该带通滤波器还包括至少连接到各谐振器的内电极之一的第三外电极，至少连接到各谐振器的另一个内电极上的第二外电极，连接到谐振器的各引出电极上的第三和第四外电极。至少在内电极、引出电极和绝缘体形成的叠层的部分表面上设置外电极。
根据叠层带通滤波器的另一个典型实例，把第三和第四外电极用作输入/输出外电极，至少第一和第二外电极之一用作接地外电极。
叠层带通滤波器的另一个典型实施例对于多个谐振器的每个，包括内电极与引出电极之间的电联接，它至少是容性耦合、感性耦合和直接耦合中的一种。尤其在容性耦合的情况下，可以把引出电极设置在内电极之间或者内电极之外。
根据另一个典型实施例，在提供的叠层带通滤波器中，至少在叠层结构的上表面和下表面之一面上设置屏蔽电极。该屏蔽电极可以至少连接到第一和第二外电极之一上，或者不连接到这些电极上。屏蔽电极与内电极之间的距离可以是例如300μm，或者更大。
在本发明的典型实施例的叠层带通滤波器中，第一和第二外电极在叠层结构的相对侧面形成，内电极被拉长到各相对表面上，并分别连接到第一和第二外电极上。
上述的典型实施例通过把内电极内有的电容与内电极本身具有的电感相结合形成了分布参数恒定的谐振器。根据这些典型实施例，可以把用感性耦合和容性耦合把多个分布参数恒定的谐振器转换成多级谐振器。
图1是本发明的叠层谐振器第一实施例的分解透视图；图2是说明图1所示叠层谐振器的外观的透视图；图3是叠层谐振器沿图2的III-III线的剖面图4是本发明的叠层谐振器第二实施例的分解透视图；图5是图4所示的叠层谐振器的剖面图；图6是说明本发明的叠层谐振器的第三实施例的分解透视图；图7是图6所示的叠层谐振器的剖面图；图8是本发明的叠层谐振器第四实施例的分解透视图；图9是图8所示的叠层谐振器的剖面图；图10是本发明的叠层谐振器第五实施例的分解透视图；图11是图10所示的叠层谐振器的剖面图；图12是本发明的叠层谐振器第六实施例的分解透视图；图13是图12所示的叠层谐振器的剖面图；图14是本发明的叠层谐振器第七实施例的分解透视图；图15是图14所示的叠层谐振器的剖面图；图16是传统叠层谐振器的分解透视图；图17是本发明叠层带通滤波器第一实施例的分解透视图；图18是说明图17所示的叠层带通滤波器外观的透视图；图19是带通滤波器沿图18III-III线的剖面图；图20是图18所示的滤波器的衰减和损耗特性曲线图；图21是本发明的叠层带通滤波器第二实施例的分解透视图；图22是图21所示的叠层带通滤波器的剖面图；图23是本发明的叠层带通滤波器第三实施例的分解透视图；图24是图23所示的叠层带通滤波器的剖面图；图25是本发明的叠层带通滤波器第四实施例的分解透视图；图26是图25所示的滤波器的衰减和损耗特性曲线图；图27是本发明的叠层带通滤波器第五实施例的分解透视图；图28是本发明的叠层带通滤波器第六实施例的分解透视图；图29是本发明的叠层带通滤波器第七实施例的分解透视图；图30是图29所示的滤波器的衰减和损耗特性曲线图；图31是本发明的叠层带通滤波器第八实施例的分解透视图；图32是图31所示的滤波器的衰减和损耗特性曲线图；图33是本发明的叠层带通滤波器第九实施例的分解透视图；图34是本发明的叠层带通滤波器第十实施例的分解透视图；图35是本发明的叠层带通滤波器第十一实施例的分解透视图；图36是本发明的叠层带通滤波器第十二实施例的分解透视图37是本发明的叠层带通滤波器第十三实施例的分解透视图；图38是传统叠层带通滤波器的分解透视图。
现在，将参照附图描述本发明的叠层谐振器的诸实施例。在这些实施例中，相同的标号指相同的部件和部分。
第一实施例(图1至3)如图1所示，叠层谐振器1包含在其表面上具有内电极4和5的介电片2、在其表面上具有引出电极6的介电片2、在其表面上具有屏蔽电极3的介电片2和在其表面上没有电极的介电片2。介电片2是通过搅拌陶瓷粉和粘接剂混合物，并把搅拌后的混合物形成片形而形成的。电极3至6包含例如Ag、Cu、Au或者Ag-Pd，通过诸如印刷、溅射或者蒸发沉淀等技术形成。
内电极4呈矩形的，端部4a暴露在片2近侧，另一端部4b形成开端。内电极5与内电极4成对，并与内电极4相对安置。在一个典型的实施例中，内电极4被设计成宽度稍大于内电极5的宽度。这是为了确保即使在层叠片2时防止内电极4和5之间覆盖区域变化而发生叠层结构的偏移时也能稳定地制造恒定谐振频率的谐振器。内电极4和5的形状并不限于矩形，也可以是圆形、三角形、多边形或者其它形状。
引出电极6具有暴露在片2左侧的端部6a和宽度较大以增加面积的另一端部6b。在叠层状态，另一端部6b通过容性耦合与内电极5联接。这并不总是要求增加引出电极6的端部6b的面积，引出电极可以是宽度不变的条形状。这也并不总是要求把引出电极靠近内电极5安置，它可以安置在内电极4的附近，或者内电极4和5之间。
屏蔽电极3基本上形成于片2的整个表面，它具有暴露在片2一侧的端部3a和暴露在相对侧的另一端部3b。在片2外围提供其上没有屏蔽电极3的部分3c和3d可以改善层之间的粘接强度。屏蔽电极3和片2由不同的材料制成，所以粘接强度低。因此，在片2的整个表面形成屏蔽电极3容易引起脱落等问题。然而，如果没有脱落风险的话，则可以在片2的整个表面形成屏蔽电极3。
把具有上述结构的这些片2在叠放之后整体烧结成叠层结构。然后，分别在得到的叠层结构的近侧和远侧形成接地外电极7和8(如图2所示)，在左侧形成输入/引出电极9(即，图2所示的左侧)。外电极7至9用涂覆/烘焙、溅射或者蒸发沉淀等技术来形成。内电极4的端部4a和屏蔽电极3的端部3a连接到接地外电极7上，内电极5的端部5a和屏蔽电极3的端部3b连接到接地外电极8上。引出电极6的端部6a连接到输入/输出外电极9上。如图3所示，屏蔽电极3与内电极4和5之间的距离d可以是至少为300μm，或者更大。例如该距离d可以是至少400μm，或者至少为600μm，甚至至少为800μm。距离d小会在屏蔽电极3内引起涡流损耗，导致谐振器内的磁场的衰减，使谐振器的Q值劣化。
在如此获得的叠层谐振器1中，内电极4和5之间产生的电容与内电极4和5本身具有的电感相互组合形成分布参数恒定的谐振器。更具体地说，由于这是一种容性作为主要因素的分布参数恒定型谐振器，不用传统谐振器中的条状导体，所以中心波长λ不再是决定性的，这样可以减小谐振器1的体积，因此可以得到小型的高Q值谐振器。在数字上与传统谐振器的Q值为80比较，第一实施例的谐振器1的Q值为100。
而且，因为在再必须高精度地制造内电极4和5，所以可以应用制造传统叠层电容器的方法，因此容易制造本实施例的叠层谐振器。
第二实施例(图4和5)如图4所示，除了引出电极22之外，叠层谐振器21具有与前述第一实施例的谐振器相同的结构。引出电极22基本上为T形，具有暴露在介电片2左侧的端部22a和暴露在片2远侧的另一端部22b。在层叠状态时另一端部22b用感性耦合与内电极5联接。
如图5所示，端部22a连接到输入/输出外电极9上，端部22b连接到接地外电极8上。但并不总是必须用T形引出电极。例如引出电极可以为L形。引出电极并不总是必须靠近内电极5安置。例如它可安置在内电极4附近，或者内电极4和5之间。具有如上结构的叠层谐振器21具有与上述第一实施例的谐振器1相同的功能。
第三实施例(图6和7)如图6和7所示，除了引出电极32之外，叠层谐振器31具有与前述第一实施例的谐振器1相同的结构。引出电极32形成在其上有内电极5的介电片2上。引出电极32为条形，其宽度恒定，它具有暴露在介电片2左侧的端部32a和连接到内电极5的另一端部32b，以大致形成T形。因此，引出电极32直接与内电极5联接。端部32a连接到输入/输出外电极9。但并不总是必须把引出电极连接到内电极5。例如，它可以连接到内电极4。具有上述结构的叠层谐振器31具有与前述第一实施例的谐振器1相同的功能。
第四和第五实施例(图8至11)如图8和9所示，除安置在谐振器1上表面的屏蔽电极3之外，叠层谐振器41具有与前述第一实施例的谐振器1相同的结构。如图10和11所示，除谐振器1的所有屏蔽电极3之外，叠层谐振器51具有与第一实施例的谐振器相同的结构。这些谐振器41和51具有与前述第一实施例的谐振器1相同的功能。另外，它可以省略形成屏蔽电极的制造步骤，从而降低制造成本。
在谐振器41或51的情况下，谐振器41或51可以通过在安装到印刷电路板上后用屏蔽金属盒罩住谐振器1来屏蔽，或者把谐振器41或51安装或焊接到形成在印刷电路板上的大面积屏蔽接地图案上来屏蔽。
第四和第五实施例的原理也可用于此处描述的其它实施例。
第六和第七实施例(图12至15)如图12和13所示，除屏蔽电极62之外，叠层谐振器61具有与前述第一实施例的谐振器1相同的结构。屏蔽电极62基本上形成在介电片2的整个表面上，它具有暴露在片2近侧的端部62a。在片2的外围上安置其上没有屏蔽电极62的部分62b和62c可以改善层之间的粘接强度。屏蔽电极62仅连接到接地外电极7上。
如图14和15所示，除屏蔽电极72外，叠层谐振器71具有与前述第一实施例的谐振器1相同的结构。屏蔽电极72基本上形成在介电片2的整个表面上。通过在片2的外围上安置其上没有屏蔽电极72的部分72a来改善片2之间的粘接强度。屏蔽电极72不连接到任一外电极上。具有上述结构的谐振器61和71具有与上述第一实施例的谐振器1相似的功能，它进一步改善了片2之间的粘接强度。
第六和第七实施例也可用于此处描述的其它实施例。
其它实施例本发明的叠层谐振器并不限于上述实施例。它可以有许多变化，并且对于本技术领域的熟练人员来说是明显的。
例如，内电极数并不限于4个，而是可以是至少为2个。有了更多的内电极，可以降低谐振器的中心频率，可以调节内电极的数量，自由地设计在MHz至GHz频带范围内的谐振器，而不增大体积。因此本发明的谐振器不仅适用于通信设备，也适用于电视机。内电极之间的距离可以是不均匀的，可以对应于特定的技术规范而变化。
不必须把外电极设置在叠层结构的侧面。例如，可以用诸如通孔等电连接手段形成在叠层结构的表面和背面。
在前述的实施例中，把这些片叠在一起，然后整体烧结，但这不是构制该装置的唯一技术。例如，可以用下述方法制造叠层谐振器。该方法包含通过印刷等工艺涂覆介电浆料，通过干燥形成介电膜，把导电浆料涂覆到得到的介电膜表面上，干燥该膜，从而形成介电膜。因此，具有叠层结构的谐振器可通过重叠涂层得到。片2并不总是必须用介电材料或者陶瓷。例如，可以用树脂膜或者其它绝缘体，或者也可以使用前面的烧结陶瓷。
内电极与引出电极之间的电联接可以是例如容性耦合和感性耦合的组合，或者可以是容性耦合、感性耦合与直接耦合的组合。
现在参照附图描述本发明的叠层带通滤波器的实施例。在这些实施例中，相同的部件和部分采用相同的标号。
第一实施例(图17至20)如图17所示，叠层带通滤波器101包含其表面上具有内电极4(41，42)和5(51，52)的介电片2、其表面上具有引出电极6(61，62)的介电片2、其表面上具有屏蔽电极3的介电片2和其表面上没有电极的介电片2。介电片2是通过搅拌陶瓷粉沫和粘接剂混合物，并把搅拌后的混合物形成片形制成的。电极3至6包含Ag、Cu、Au或者Ag-Pd，通过诸如印刷、溅射或者蒸发沉淀等工艺形成。
内电极4呈矩形，具有暴露在片2近侧的端部4a和形成开端的另一端部4b。内电极41和42设计成具有相似的尺寸，并且彼此平行安装。内电极41安置在朝向片2左面的位置上，内电极42安置在朝向右面的位置上。与内电极4形成对的内电极5也呈矩形，与内电极4相对安置。内电极5也具有暴露在片2远侧的端部5a和形成开端的另一端部5b。内电极51和52设计成具有相似尺寸，并彼此平行安装。内电极51安置在朝向片2左面的位置上，内电极52安置在朝向右面的位置上。在一个典型的例子中，但内电极4被设计成宽度稍大于内电极5的宽度。这是为了确保即使在层叠片2为防止内电极4和5之间的覆盖区域变化而发生叠层结构的偏移时也能稳定地制造恒定谐振频率的带通滤波器。内电极4和5的形状并不限于矩形。例如，可以是圆形、三角形或者多边形。
引出电极61具有暴露在片2左侧的端部6a和宽度较大以增加面积的另一端部6b。另一端部6b通过容性耦合与内电极51联接。同样，引出电极62设计成与引出电极61具有相似的尺寸。电极62具有暴露在片2右侧的端部6a和与内电极52通过容性耦合联接的另一端部6b。然而，这并不是必须增加端部6b的面积。作为一种替换，引出电极可以是宽度不变的条形状。而且，也并不总是要把引出电极靠近内电极5安置。例如，它可以安置在内电极4的附近，或者安置在内电极4和5之间。
屏蔽电极3基本上形成在片2的整个表面上，它具有暴露在片2近侧的端部3a和暴露在远侧的另一端部3b。在片2外围上提供其上没有屏蔽电极3的部分3c和3d可以改善层之间的粘接强度。屏蔽电极3和片2由不同的材料制成，所以粘接强度低。因此，在片2的整个表面的形成屏蔽电极3容易引起脱落等问题。但，如果没有脱落风险的话，则可以在片2的整个表面上形成屏蔽电极3。
把具有上述结构的这些片2在叠放之后整体烧结成叠层结构。然后，如图18所示，分别在得到的叠层结构的近侧和远侧形成接地外电极7和8，在左侧和右侧分别形成输入/引出电极9和10。外电极7至10用如涂覆/烘焙、溅射或者蒸发沉淀等一般技术来形成。内电极4的端部4a和屏蔽电极3的端部3a连接到接地外电极7上，内电极5的端部5a和屏蔽电极3的端部3b连接到接地外电极8上。引出电极61的端部6a连接到输入/输出外电极9上。如图19所示，屏蔽电极3与内电极4和5之间的距离d可以至少为300μm，或者更大。在其它实施例中，距离d可以至少为400μm，或者至少为600μm，甚至至少为800μm，或者更大。距离d小会在屏蔽电极3内引起涡流损耗，导致谐振器内的磁场的衰减，使谐振器的Q值劣化。
在如此获得的叠层带通滤波器101中，内电极41和51之间产生的电容与内电极41和51具有的电感相互组合形成分布参数恒定的谐振器。同样，内电极42和52之间产生的电容与内电极42和52具有的电感相互组合形成分布参数恒定的谐振器。如此形成的两个分布参数恒定的谐振器通过感性耦合和容性耦合形成称为二阶带通滤波器的滤波器。更具体地说，由于这是一种容性作为主要因素的分布参数恒定的带通滤波器，不用传统滤波器中的条状导体，中心波长λ不再是决定性的，因此可以减小带通滤波器101的体积。这样可以得到损耗小的小型带通滤波器。而且，因为对于内电极4和5要求的尺寸容差不严格，可以应用制造传统叠层电容器的方法，因此容易制造了该叠层带通滤波器。
图20是得到的带通滤波器的衰减特性(实线15)和反射特性(实线16)的曲线图。在图20中，用虚线17表示的衰减特性就是下述第五实施例中获得的滤波器的衰减特性。
第二实施例(图21和22)如图21所示，除了引出电极22(221，222)之外，叠层带通滤波器121具有与前述第一实施例的带通滤波器101相同的结构。引出电极221基本上为T形，具有暴露在介电片2左侧的端部22a和暴露在片2远侧的另一端部22b。另一端部22b用感性耦合与内电极51联接。同样，引出电极222的尺寸设计成与引出电极221相似，具有暴露在介电片2右侧的端部22a和暴露在片2远侧的另一端部22b。另一端部22b用感性耦合与内电极52联接。
如图22所示，引出电极221的端部22a连接到输入/输出外电极9上，端部22b连接到接地外电极8上。另一方面，引出电极222的端部22a连接到输入/输出电极10上，端部22b连接到接地外电极8上。但，并不总是必须用T形引出电极。例如，引出电极可以为L形。引出电极也并不总是必须靠近内电极5安置。例如，它可以安置在内电极4附近或者内电极4和5之间。具有如上结构的叠层带通滤波器121具有与上述第一实施例的带通滤波器101相同的功能。
第三实施例(图23和24)如图23和24所示，除了引出电极32(321，322)之外，叠层带通滤波器131具有与前述第一实施例的带通滤波器101相同的结构。引出电极32形成在上有内电极5的介电片2上。引出电极321为条形，其宽度恒定，它具有暴露在介电片2左侧的端部32a和连接到内电极51的另一端部32b，以大致形成T形。因此，引出电极321直接与内电极51联接。端部32a连接到输入/输出外电极9。另一方面，引出电极322设计成与引出电极321的尺寸相同，它具有暴露在介电片2右侧的端部32a和连接到内电极52的另一端部32b。因此，引出电极322直接与内电极52联接。端部32a连接到输入/输出外电极10。然而，并不总是必须把引出电极连接到内电极5。例如，它可以连接到内电极4。具有上述结构的叠层带通滤波器131具有与前述第一实施例的带通滤波器101相同的功能。
第四实施例(图25和26)如图25所示，除内电极42和52之外，叠层带通滤波器141具有与前述第一实施例的带通滤波器101相同的结构。内电极42具有暴露在片2远侧的端部4a。
内电极41和42形成在同一个片的表面2上，但电极相对于其侧面延伸。内电极51和52以相似的方式形成在另一片的表面2上。然而，电极对(41和51)和(42和52)相对于它们和各表面2的侧面延伸。
因此，在把片2层叠形成的叠层结构中，把容性耦合到引出电极61上的内电极51(内电极51安置在图25的下部)延伸，并暴露在叠层结构的远侧。另一方面，把容性耦合到引出电极62上的内电极52(内电极52安置在图25的下部)延伸，并暴露在叠层结构的近侧。内电极42的端部4a连接到形成在叠层结构的远侧上的接地外电极8，内电极52的端部5a连接到形成在叠层结构近侧上的接地外电极7。
图26示出了如此获得的带通滤波器141的衰减特性(实线44)和反射特性(实线45)的曲线。衰减特性是这样的，在相对于滤波器141的中心频率的高频侧(图26中用A标示的位置)产生一个极点。因此，带通滤波器141具有与前述第一实施例的带通滤波器101相同的功能，且具有更佳的衰减特性。
第五实施例(图27)如图27所示，叠层带通滤波器151包含三个通过把内电极4(41，42，43)和5(51，52，53)与各介电片2并行安置而形成的谐振器。
内电极4具有暴露在片2的近侧上的端部4a。相对于该内电极4的内电极5具有暴露在片2远侧上的端部5a。内电极41和51安置在朝向片2左面的位置上，内电极42和52位于片2的中心，而内电极43和53安置在朝向片2右侧的位置上。引出电极61和62分别容性联接到内电极51和53上。
在叠放之后，把片2整体烧结成叠层结构。另外，接地外电极7和8形成在叠层结构的近侧和远侧，输入/输出外电极9和10形成在其左侧和右侧(见图18)。内电极4的端部4a和屏蔽电极3的端部3a连接到接地外电极7上，内电极5的端部5a和屏蔽电极3的端部3b连接到接地电极8上。引出电极61的端部6a连接到输入/输出外电极9上，引出电极62的端部6a连接到输入/输出外电极10上。
在得到的带通滤波器151中，内电极41和51之间产生的电容与内电极41和51本身具有的电感组合，从而形成分布参数恒定的谐振器。同样，内电极42和52与内电极43和53分别形成分布参数恒定的谐振器。如此形成的三个谐振器用感性耦合和容性耦合联接，形成称为三阶带通滤波器的滤波器。在图20用虚线17表示该带通滤波器151的衰减特性。该带通滤波器151不用传统的条状导体，能制成具有低电阻分量的小型产品。因此，本实施例通过把内电极4和5平行安置提供了一种低损耗的小型三阶带通滤波器。
第六实施例(图28)如图28所示，除内电极42和52外，叠层带通滤波器56具有与前述第五实施例的带通滤波器151相同的结构。内电极42具有暴露在片2远侧的端部4a。内电极41和43形成在与电极42同一片2的表面上，但延伸到片2的相对侧上。
内电极52的端部5a部分暴露在与电极41和43片2的同一侧上。另一方面，内电极51和53延伸到片2的相对侧。
因此，在把这些片2叠放形成叠层结构时，内电极51和53容性耦合到引出电极61和62上(安置在图12下部的内电极51和53)，并延伸到叠层结构的远侧。内电极42的端部4a连接到形成在叠层结构远侧上的接地外电极8上，内电极52的端部5a连接到形成在叠层结构近侧上的接地外电极7上。
如此获得的带通滤波器56具有如图20中虚线17表示的衰减特性，所以在相对于滤波器56的中心频率的高频侧形成一极点。因此，带通滤波器56具有与前述第五实施例相同的功能。
第七实施例(图29和30)如图29所示，除内电极43和53之外，叠层带通滤波器161具有与前述第五实施例相同的结构。内电极43具有暴露在片2远侧上的端部4a。形成在同一片2的表面上的内电极41和42延伸到片2的相对侧。另一方面，内电极53具有一暴露在与电极41和42的片2同一侧的端部5a。形成在同一片2表面的内电极51和52延伸到与电极53相对侧。
因此，在把这些片2叠放形成叠层结构时，内电极51容性耦合到引出电极61(安置在图29下部的内电极51)，它延伸并暴露在叠层结构的远侧。另一方面，内电极53容性耦合到引出电极62(安置在图29下部的内电极53)，它延伸并暴露在叠层结构的近侧上。内电极43的端部4a连接到形成在叠层结构的远侧上的接地外电极8，内电极53的端部5a连接到形成在叠层结构的近侧上的接地外电极7上。
图30是得到的带通滤波器161的衰减特性(实线64)和反射特性(实线65)的曲线图。在相对于滤波器161的中心频率的低频侧上(图30中B标示的位置)产生一极点。
第八实施例(图31和32)如图31所示，叠层带通滤波器66包含四个把内电极4(41，42，43，44)和5(51，52，53，54)分别并行安置在介电片2表面上而形成的谐振器。
内电极4具有暴露在片2的近侧上的端部4a，相对于该内电极4的内电极5具有暴露在片2远侧上的端部5a。引出电极61和62分别容性耦合到内电极51和54。
在叠放之后，把片2整体烧结成叠层结构。另外，如在前述第一实施例的滤波器101中一样，接地外电极7和8分别形成在叠层结构的近侧和远侧，输入/输出外电极9和10分别形成在其左侧和右侧(见图18)。内电极4的端部4a和屏蔽电极3的端部3a连接到接地外电极7上，内电极5的端部5a和屏蔽电极3的端部3b连接到接地外电极8上。引出电极61的端部6a连接到输入/输出电极9上，引出电极62的端部6a连接到输入/输出外电极10上。
在得到的带通滤波器66中，内电极41和51之间产生的电容与内电极41和51本身具有的电感组合，形成分布参数恒定的谐振器。同样，形成分布参数恒定的谐振器，一个是由内电极42和52形成，一个是由内电极43和53形成，一个是由内电极44和54组成。如此形成的四个谐振器用感性耦合和容性耦合联接，形成称为四阶带通滤波器的滤波器。图32是带通滤波器66的衰减特性(实线69)和反射特性(实线70)的曲线图。衰减特性是这样的，在滤波器66的中心频率的高频侧和低频侧(图32中用C和D表示的位置)产生一极点，有极佳的衰减特性。
结果，可以把不使用传统条状导体的带通滤波器66制成具有低电阻分量的小型产品。因此，可以仅把内电极4和5平行安置就能容易地获得低损耗小型的四阶带通滤波器。
第九实施例(图33)如图33所示，除内电极42，44，52和54之外，叠层带通滤波器171具有与前述第八实施例的带通滤波器66相同的结构。每个内电极42和44具有暴露在片2的远侧上的端部4a。内电极41和43形成在同一片2的表面上，但延伸到片2的个对侧。各内电极52和54具有一暴露在片2一侧的端部5a。内电极51和53形成在同一片2上，但延伸到片2的相对侧。
因此，在通过叠放这些片2形成的叠层结构中，内电极51容性耦合到引出电极61上(安置在图33下部的内电极51)，它延伸并暴露在叠层结构的远侧。另一方面，内电极54容性耦合到引出电极62(安置在图33下部的内电极54)，它延伸并暴露在叠层的近侧上。内电极42和44的端部4a连接到形成在叠层结构的远侧上的接地电极8，内电极52和54的端部5a连接到形成在叠层近侧上的接地电极7。
得到的带通滤波器171的衰减和反射特性如图32所示的曲线。该带通滤波器171具有与前述第八实施例的带通滤波器66相同的功能。
在该带通滤波器171中，形成在片2上的内电极交替地延伸到相对两侧。然而，本实施例并不限于这种方法。例如，可以把每两个内电极交替地延伸；例如，41和42可以延伸到片2的近侧，43和44可以延伸到远侧。
第十和第十一实施例(图34和图35)如图34所示，除安置在滤波器101的上表面的屏蔽电极3之外，叠层带通滤波器76具有与前述第一实施例相同的结构。如图35所示，除滤波器101的所有屏蔽电极3之外，叠层带通滤波器81具有与前述第一实施例相同的结构。这些带通波滤器76和81具有与第一实施例的带通滤波器101相似的功能，而且去除了屏蔽电极简化了器件的结构，因此降低了制造成本。
带通滤波器76或81可以通过在安装到印刷电路板上后用屏蔽金属盒罩住它来屏蔽，或者把滤波器76或81安装或焊接到形成在印刷电路板上的大面积屏蔽的图案上来屏蔽。
显然，第十和第十一实施例也可用于除第一实施例之外的其它诸实施例。
第十二和第十三实施例(图36和37)如图36所示，除屏蔽电极87外，叠层带通滤波器86具有与前述第一实施例的带通滤波器101相同的结构。屏蔽电极87基本上形成在介电片2的整个表面上，它具有暴露在片2的近侧的端部87a。在片2的外围上设置其上没有屏蔽电极87的部分87b和87c可以改善片2之间的粘接强度。屏蔽电极87仅连接到接地外电极7上。
如图37所示，除屏蔽电极92外，叠层带通滤波器91具有与前述第一实施例的带通滤波器101相同的结构。屏蔽电极92基本上形成在介电片2的整个表面上。在片2的外围上设置其上没有屏蔽电极92的部分92a可以改善片2之间的粘接强度。屏蔽电极92不与任何其它电极相连。具有上述结构的带通滤波器86和91具有与第一实施例的带通滤波器101相同的功能，而且它还改善了片2之间的粘接强度。
显然，第十二和第十三实施例也可用于除第一实施例之外的其它诸实施例。
其它实施例本发明的叠层带通滤波器并不限于上述实施例，而是可以在本发明范围内变化。
如前述实施例，一只谐振器里的内电极数并不限于4个，而是可以在至少为2个以上任意选择。有了更多的内电极，可以降低带通滤波器的中心频率。因此，可以通过调整内电极的数量从MHz范围至GHz范围灵活设计，而不增大带通滤波器的体积。因此本发明的带通滤波器不仅可以广泛应用于通信设备，也可以应用于电视机等设备。内电极之间的距离并不必须是均匀的。该距离可以对应于特定的技术规范而改变。而且可以设置五个或更多个谐振器。
外电极并不必须形成在叠层侧面上。显然，外电极可以用诸如通孔等电连接手段在叠层结构的表面和背面形成。
在上述实施例中，在叠放之后，整体烧结这些片，但这并不是可以唯一可以使用的技术。例如，可以用下述方法制造叠层带通滤波器。该方法包含通过印刷等工艺涂覆介电浆料，通过干燥形成介电膜，把导电浆料涂覆在得到的介电膜表面上，干燥该膜，从而形成电极膜。因此，具有叠层结构的带通滤波器可通过重叠涂层得到。片2用介电材料或者陶瓷不是必须的。例如，可以用树脂膜或者其它绝缘体，或者也可以使用前面的烧结陶瓷。
内电极与引出电极之间的电联接可以是例如容性耦合和感性耦合的组合，或者可以是容性耦合、感性耦合与直接耦合的组合。
如上的详细描述，根据本发明，以内电极之间产生的电容作为主要因素，并通过提供至少一对相对安置的内电极和连接到内电极之一的引出电极，组合内电极具有的电感形成分布参数恒定的谐振器。通过感性和容性耦合多个分布参数恒定的谐振器可以容易地形成多阶带通滤波器。
由于不用传统的条状导体，可以减小谐振器的体积，因此可以制得具有低电感分量和高Q值的谐振器。同样，因为没有条状导体，可以减少带通滤波器的体积，可以得到低电阻分量的低损耗带通滤波器。因为对内电极等电极的尺寸容差不很严格，可以用传统的制造叠层电容器的方法，使制造容易。只要通过调节内电极的数量就可以控制谐振器或带通滤波器的中心频率，因此可以获得任意中心频率的谐振器或带通滤波器，而无需增大产品的体积。
上面描述的典型实施例是对本发明所有方面的说明，而不是限制。因此，本发明在实施细节方面可以有许多变化，本技术领域的熟练人员可以从此处包含的描述中得出这些变化。因此，这些变化和改动都被认为落入下面权利要求所限定的本发明的范围和精神内。
权利要求
1.一种叠层谐振器，其特征在于，包含至少一对相对安置的内电极；至少与所述内电极之一电联接的引出电极；至少由绝缘体、所述内电极和所述引出电极形成的叠层结构；第一外电极，设置在所述叠层结构的表面上，连接到所述内电极之一；第二外电极，设置在所述叠层结构的表面上，连接到另一个所述内电极；和第三外电极，设置在所述叠层结构的表面上，连接到所述引出电极。
2.根据权利要求1所述的叠层谐振器，其特征在于，所述第三外电极为输入/输出外电极。
3.根据权利要求1所述的叠层谐振器，其特征在于，所述第一外电极和所述第二外电极中至少有一个用作接地的外电极。
4.根据权利要求1所述的叠层谐振器，其特征在于，所述至少一个内电极与所述引出电极之间的所述电联接为容性耦合、感性耦合和直接耦合以及它们的组合中之一。
5.根据权利要求1所述的叠层谐振器，其特征在于，所述至少一个内电极与所述引出电极之间的所述电联接是容性耦合，所述引出电极安置在所述内电极之间或者所述内电极外。
6.根据权利要求1所述的叠层谐振器，其特征在于，至少在所述叠层结构的上表面和下表面之一上设置一屏蔽电极。
7.根据权利要求6所述的叠层谐振器，其特征在于，所述屏蔽电极至少连接到所述第一外电极和所述第二外电极之一上。
8.根据权利要求6所述的叠层谐振器，其特征在于，所述屏蔽电极不连接到任何外电极上。
9.根据权利要求6之一所述的叠层谐振器，其特征在于，所述至少一个外电极与所述屏蔽电极之间的距离至少为300μm或者更大。
10.一种至少具有两个谐振器的叠层带通滤波器，其特征在于，每个所述谐振器至少具有一对相对安置的内电极和一与所述内电极之一电联接的引出电极，其中所述带通滤波器还包括至少连接到所述谐振器的一个内电极上的第一外电极、至少连接到所述谐振器的一个内电极上的第二外电极，和连接到所述谐振器的各引出电极上的第三和第四外电极，所述第一、第二、第三和第四电极设置在所述内电级、所述引出电级和绝缘体形成的叠层结构的表面上。
11.根据权利要求10所述的叠层带通滤波器，其特征在于，所述第三和第四外电极为输入/输出外电极。
12.根据权利要求10所述的叠层带通滤波器，其特征在于，所述第一外电极和所述第二外电极中至少有一个是用于接地的外电极。
13.根据权利要求10所述的叠层带通滤波器，其特征在于，对于各所述谐振器，所述至少一个内电极与所述引出电极之间的所述电联接为容性耦合、感性耦合和直接耦合以及它们之间的组合之一。
14.根据权利要求10所述的叠层带通滤波器，其特征在于，对于各所述谐振器，所述至少一个内电极与所述引出电极之间的所述电联接是容性耦合，所述引出电极安置在所述内电极之间或者所述内电极外。
15.根据权利要求10所述的叠层带通滤波器，其特征在于，至少在所述叠层结构的上表面和下表面之一上设置一屏蔽电极。
16.根据权利要求15所述的叠层带通滤波器，其特征在于，所述屏蔽电极至少连接到所述第一外电极和所述第二外电极之一上。
17.根据权利要求15所述的叠层带通滤波器，其特征在于，所述屏蔽电极不连接到任何外电极上。
18.根据权利要求15所述的叠层带通滤波器，其特征在于，对于各所述谐振器所述至少一个内电极与所述屏蔽电极之间的距离至少为300μm或者更大。
19.根据权利要求10至所述的叠层带通滤波器，其特征在于，所述第一外电极和所述第二外电极形成在所述叠层的所述相对侧面上，并且对于各所述谐振器，所述内电极拉长到所述各相对表面上，并分别连接到所述第一和第二外电极。
20.一种叠层谐振器，其特征在于，包含由至少一绝缘体、至少第一和第二相对内电极和引出电极形成的叠层结构；其中，所述引出电极连接到至少所述第一或第二内电极之一；在所述叠层结构的第一侧上设置有第一外电极，并至少连接到所述第一内电极上；在所述叠层结构的第二侧上设置有第二外电极，并至少连接到所述第二内电极上；在所述叠层结构的第三侧上设置有第三外电极，并至少连接到所述第三内电极上。
21.一种叠层带通滤波器，其特征在于，包含至少包含绝缘体、第一和第二相对的内电极、第三和第四相对电极和第一和第二引出电极的叠层结构；所述第一引出电极至少连接到所述第一或所述第二内电极之一上；所述第二引出电极至少连接到第三或第四内电极之一上、在所述叠层结构的第一侧上设置有第一外电极，并至少连接到所述第一至第四内电极之一上；在所述叠层结构的第二侧上设置有第二外电极，并至少连接到所述第一至第四内电极之一上；在所述叠层结构的第三侧上设置有第三外电极，并至少连接到所述第一引出电极上；在所述叠层结构的第四侧上设置有第四外电极，并至少连接到所述第二引出电极上。
全文摘要
介电片2具有形成在其各表面上的内电极4和5，介电片2具有形成在其表面上的引出电极6，介电片2具有形成在其表面上的屏蔽电极3，把这些介电片2叠放在一起并整体烧结，形成叠层结构。在该叠层结构的近侧和远侧分别形成接地外电极，在其左侧形成输入/输出外电极。内电极4的端部4a和屏蔽电极3的端部3a连接到近侧上的接地外电极上。内电极5的端部5a和屏蔽电极3的端部3b连接到远侧上的接地外电极。引出电极6的端部6a连接到左侧上的输入/输出外电极上。引出电极6的端部6b与相邻内电极5容性耦合。
文档编号H01P7/08GK1153426SQ9611929
公开日1997年7月2日 申请日期1996年11月20日 优先权日1995年11月20日
发明者冈村尚武 申请人:株式会社村田制作所