专利名称：增进多晶硅电阻稳定性的结构及其方法
技术领域：
本发明涉及一种存储器中增进多晶硅电阻的稳定性的结构及其方法。
SRAM为一种静态随机存取存储器，SRAM不需要再补充(refresh)以保住储存的资料。SRAM有一对耦合的反向器(coupled inverter)与两个晶体管所组成，如
图1所示，上述的反向器各包含有一个负载电阻与一个驱动晶体管，晶体管(T3,T4)与字语线(world line)连接藉由数据线(dara line；DL1,DL2)以转换数据。反向器的一具有负载电阻R1与驱动晶体管T1，另一具有负载电阻R2与驱动晶体管T2，反向器电路的输入与输出端分别与另一反向器的输出与输入端耦合，负载电阻一端与电源连接一端则与相对应的驱动晶体管的漏极连接。
SRAM中的负载元件通常使用高电阻的多晶硅，然而此多晶硅的电阻值通常因氢原子的穿透进入多晶硅而使电阻值经常变化，此变化通常可达到两个以上数量级，因此造成多晶硅的电阻值不稳定，传统解决的方法为淀积一层氮化硅层于多晶硅电阻层之上以防止氢原子的穿透，然而此方法将增加工艺的复杂性。
本发明的目的在于设计利用后续淀积的膜层来遮盖多晶硅电阻层的布局结构用以防止氢原子的穿透而造成多晶硅的电阻值不稳定。
为实现上述目的，本发明提供了一种结构及其方法，就是利用后续淀积的膜层来遮盖多晶硅电阻层，例如后续淀积膜层是金属层或是多晶硅层，这些膜层可以用来代替传统的氮化硅以做为遮盖层(cap layer)之用。第一多晶硅层的图案形成在衬底上，多晶硅电阻的图案形成于第一多晶硅层之上，金属层的图案形成于多晶硅电阻之上且完全遮盖多晶硅电阻层。
根据本发明的另一方面所提供的结构及其方法为第一多晶硅层的图案形成于衬底之上，多晶硅电阻的图案形成于第一多晶硅层之上，第二多晶硅层的图案形成在多晶硅电阻之上，该第二多晶硅层的图案完全遮盖着多晶硅电阻。
根据本发明的又一方面所提供的结构及其方法为第一多晶硅层的图案形成于衬底之上，多晶硅电阻的图案形成于第一多晶硅层之上，第二多晶硅层图案与金属层的图案形成于多晶硅电阻之上，而第二多晶硅层与金属层组合的图案完全遮盖多晶硅电阻做为遮盖层(cap layer)以防止氢原子的穿透。
图1为SRAM存储单元的电路图。
图2A为第一实施例的布局结构示意图。
图2B为第一实施例的布局结构示意图。
图3为第二实施例的布局结构示意图。
图4为第三实施例的布局结构示意图。
图5为形成二氧化硅、第一多晶硅及形成埋窗接触的截面图。
图6形成栅极结构的截面图。
图7为形成介层洞的截面图。
图8为形成第三多晶层的截面图。
图9为形成第三、第四介电层的截面图。
图10为形成接触洞的截面图。
图11为形成钨栓及第一金属层的截面图。
图12为形成第一金属介电层、旋涂式玻璃层、第二金属介电层与第二金属层的截面图。
SRAM中的负载元件通常使用高电阻的多晶硅，然而此多晶硅的电阻值通常因氢原子的穿透进入多晶硅而使电阻值经常变化。本发明的方法为利用后续淀积的膜层来遮盖多晶硅电阻层，例如后续淀积的金属层或是多晶硅层，这些膜层可以用来代替传统的氮化硅以做为遮盖层(cap layer)。如图2A、图2B所示第一多晶硅层P1的图案形成于衬底上，该第一多晶硅层P1是做为存储单元中晶体管的栅极，多晶硅电阻P2的图案形成于第一多晶硅层P1之上，该多晶硅电阻P2是做为存储单元中的多晶硅电阻，金属层m1的图案形成于多晶硅电阻P2之上且完全遮盖着多晶硅电阻P2，金属层m1是做为元件的内连线结构的一部分且该金属层m1可做为遮盖层(cap layer)来防止氢原子的穿透。
另一实施例如图3所示，第一多晶硅层P1的图案形成于衬底之上，多晶硅电阻P2的图案形成于第一多晶硅层P1之上，第二多晶硅层P3的图案形成于多晶硅电阻P2之上，该第二多晶硅层P3的图案完全遮盖着多晶硅电阻P2做为遮盖层(cap layer)以防止氢原子的穿透。
如图4所示为第三实施例，第一多晶硅层P1的图案形成于衬底之上，多晶硅电阻P2的图案形成于第一多晶硅层P1之上，第二多晶硅层P3图案与金属层m1的图案形成于多晶硅电阻P2之上，该第二多晶硅层P3与金属层m1分别遮盖着部分的多晶硅电阻P2，而第二多晶硅层P3与金属层m1组合的图案则完全遮盖多晶硅电阻P2而做为遮盖层(cap layer)以防止氢原子的穿透。
参阅图5，本发明的优选实施例为利用晶面为<100>的N型单晶硅半导体为衬底(substrate)2。将衬底2置于炉管的含氢环境中以将衬底的表面形成一厚度约为数百埃的二氧化硅层，接着上述的二氧化硅层之上以化学气相淀积形成氮化硅层，然后以光刻技术将光刻胶形成于氮化硅层之上，接着以蚀刻技术蚀刻氮化硅层，此蚀刻后的结构将做为制作场氧化层的掩模，去除光刻胶后将衬底置于高温炉之中以湿式氧化法进行场氧化层4的生长，厚度约4000-6000埃，完成场氧化层4的制作后以湿蚀刻去除氮化硅层，接着二氧化硅层6形成于衬底之上，形成温度为800至900℃，厚度约为100埃，上述的二氧化硅层6将做为栅极氧化层6。
接着第一多晶硅层8以低压化学气相淀积形成于二氧化硅层6之上，厚度约500埃，随后形成光刻胶并以蚀刻技术形成埋窗接触9。
如图6所示，一非掺杂的第二多晶型硅层10形成于上述结构之上，然后以磷注入多晶硅层10中，注入能量为30至50KeV，剂量为5E13至5E16atoms/cm2，厚度约为1000埃。下一步骤为淀积厚度约为1000至1500埃的硅化钨12用以降低电阻。以光刻、曝光及蚀刻技术蚀刻第一二氧化硅层6、第一多晶硅层8、第二多晶硅层10与硅化钨12以形成栅极结构15。
参阅图7，以化学气相淀积法淀积第一介电层于上述结构上，上述的第一介电层为TEOS(tetraethylothosilicate)厚度约1000-2000埃之间，以非等向性蚀刻该第一介电层以形成侧壁间隙14。接着形成第二介电层16，对优选实施例而言，该第二介电层16为TEOS，以光刻、曝光及蚀刻技术蚀刻第二介电层16以形成一介层洞18，该介层洞18将暴露出部分的第二多晶硅层10与硅化钨12。
如图8所示，厚度约500-600埃的第三多晶硅层20形成于第二介电层16、硅化钨12之上并沿着介层洞18的表面覆盖，此第三多晶硅层20将做为负载的电阻。上述的第三多晶层20将以磷或砷掺杂，注入能量为30至50KeV，剂量为5E13至8E13atoms/cm2。接着以蚀刻技术蚀刻第三多晶层20以形成负载的电阻。
参阅图9，第三介电层22形成于上述的结构上，该第三介电层22由厚度约1000-2000埃的TEOS组成。接着第四介电层24形成于第三介电层22之上，以本实施例而言该第四介电层24以BPSG(borophosphosilicate glass)较佳，随后在含氮环境之中施行热处理工艺约三十分钟，温度为800至875℃。此热处理除了有平坦化功能外也能使氢原子的浓度较均匀分布。
参阅图10，以光刻与蚀刻技术蚀刻上述的第三介电层22、第四介电层24与第二介电层16以形成接触洞(contact hole)26，在接触洞26之后施以热处理工艺于含氮环境之中约三十分钟，温度为600至800℃。
如图11所示，第一金属层形成于BPSG层24之上，任何合适的金属均可做为第一金属层例如钨，接着以回蚀刻技术来蚀刻该钨金属层以形成金属钨栓28。第二金属层接着形成于金属钨栓28之上，第二金属层30由两层复合金属组成，第一复合层为Ti/TiN,Ti厚度为400-800埃，TiN厚度为800-1200埃，第二复合层为AlSiCu/TiN,AlSiCu厚度为4000-5000埃，TiN厚度为300-500埃。
如图12所示，第一金属介电层32形成于第二金属层30之上，上述的第一金属介电层32由3000-5000埃的PE-SiH4氧化物所组成，接着一旋涂示玻璃层34淀积于第一金属介电层32之上，然后第二金属介电层36形成于旋涂示玻璃层34之上。接着以光刻、蚀刻技术蚀刻上述的介电层以形成金属间的介电层窗，然后在施以另一热处理于含氮及少量氢气环境中约3060分钟，温度约400-450℃，此热处理将使介电层中的氢原子浓度更均匀分布以使负载多晶层受淀积介电层中氢原子的影响较一致而使负载电阻更加稳定。第三金属层38则接着形成于上述的第二金属介电层36之上，该第三金属层38为一复合金属层由Ti/AlSiCu/TiN所组成，厚度分别为8001200/8000-9000/300-500埃。以光刻蚀刻技术蚀刻该第三金属层38以完成本发明的制作，该第三金属层38将与下层金属层相连接以做为与其他元件做电性接触的导电层。
本发明的增进存储单元中多晶硅电阻稳定性的方法，该方法主要关键为形成多晶硅电阻于衬底上，及形成一遮盖结构于该多晶硅电阻之上且完全遮盖住该多晶硅电阻，其中上述的遮盖结构为存储单元(memory cell)内连线结构的一部分，其中上述的遮盖结构为金属结构的一部分、多晶硅内连线结构的一部分或是包含金属结构的一部分与多晶硅内连线结构的一部分。
本发明以一优选实施例说明如上，而熟悉此领域的技术人员，在不脱离本发明的精神范围内，可作许多变动修改，其专利保护范围应视后附的权利要求范围及其等同领域而定。
权利要求
1．一种具有稳定性多晶硅电阻的存储单元，该存储单元包含多晶硅电阻，形成于衬底上；以及一遮盖结构，形成于该多晶硅电阻之上且完全遮盖住该多晶硅电阻，其中所述的遮盖结构为存储单元内连线结构的一部分。
2．如权利要求1所述的存储单元，其中所述的遮盖结构为金属结构的一部分。
3．如权利要求1所述的存储单元，其中所述的遮盖结构为多晶硅内连线结构的一部分。
4．如权利要求1所述的存储单元，其中所述的遮盖结构包含金属结构的一部分与多晶硅内连线结构的一部分。
5．一种增进存储单元中多晶硅电阻稳定性的方法，该方法包含下列步骤将多晶硅电阻形成于衬底上；将一遮盖层形成于该多晶硅电阻之上，其中所述的遮盖层为存储单元中做为内连线的结构；以及通过光刻蚀刻该多晶硅电阻及该遮盖层以形成该多晶硅电阻，其中所述的遮盖层完全盖住该多晶硅电阻。
6．如权利要求5所述的方法，其中所述的遮盖层为金属。
7．如权利要求5所述的方法，其中所述的遮盖层为多晶硅。
8．如权利要求5所述的方法，其中所述的遮盖层包含有多晶硅与金属。
9．一种具有稳定性多晶硅电阻值的静态随机存取存储单元，该静态随机存取存储单元包含多晶硅层电阻，形成于衬底之上，以及一遮盖结构，形成于该多晶硅电阻之上且完全遮盖住该多晶硅电阻。
10．如权利要求9所述的静态随机存取存储单元，其中所述的遮盖层为金属。
11．如权利要求9所述的静态随机存取存储单元，其中所述的遮盖层为多晶硅。
12．如权利要求9所述的静态随机存取存储单元，其中所述的遮盖层包含有多晶硅部分与金属部分。
全文摘要
多晶硅的电阻值通常因氢原子的穿透进入而经常变化,从而造成多晶硅的电阻值不稳定,传统解决的方法为淀积一层氮化硅层于多晶硅电阻层之上以防止氢原子的穿透,然而此方法将增加工艺的复杂性,本发明是利用后续淀积的膜层来遮盖多晶硅电阻层的布局结构以增进多晶硅电阻的稳定性。
文档编号H01L27/11GK1214550SQ9712044
公开日1999年4月21日 申请日期1997年10月15日 优先权日1997年10月15日
发明者郑盛文, 郑俊麟 申请人:世界先进积体电路股份有限公司