专利名称：制造半导体器件的方法
技术领域：
本发明涉及一种制造半导体器件的方法，能够防止在半导体器件的制造工艺中形成在半导体衬底上的绝缘膜的击穿，由此高成品率地制造高度可靠性的半导体器件。
随着如LSI等半导体集成电路的尺寸越来越小，需要尽力将元件制造得更小。这种尝试包括例如形成更浅的杂质扩散层作为更小面积的源-漏区和形成更窄的连接元件的布线。结果，杂质扩散层和布线的电阻增加，不利地影响或阻碍了元件的高速运算。为避免此，在常规的半导体器件中，高熔点金属硅化物形成在杂质扩散层的表面，以便减少杂质扩散层的电阻，由此增加了元件的运算速度。用于提高元件运算速度的半导体器件的一个例子是使用Ti硅化物层的半导体器件(USP4,855,798)。
图1A到1D为示出一种常规半导体器件的制造方法，在制造步骤中使用Ti硅化物层提高运算速度。如图1A所示，包括绝缘膜的元件隔离膜11选择性地形成在半导体衬底20的表面上，由此限定出元件区。接下来，氧化膜(未示出)和多晶硅膜(未示出)随后形成在元件区的表面上。此后，通过光刻和干腐蚀将氧化膜和多晶硅膜构图成栅形状，由此形成包括氧化膜的栅氧化膜14和包括多晶硅膜的栅电极13。然后在它的整个表面上形成氧化膜(未示出)并深腐蚀，由此在栅电极13的侧壁上形成包括其余氧化膜的侧壁绝缘膜12。之后，从上面注入离子，对衬底20进行热处理，由此选择性地形成扩散层15。
自然氧化膜(未示出)形成在栅电极13上，然后使用稀释的氢氟酸和类似物通过湿腐蚀除去扩散层15。如图1B所示，在其上形成厚度约300埃的Ti膜19b。
如图1C所示，对衬底进行热处理，包括高阻TiSi2的C49层的Ti硅化物层17以自对准方式形成在Ti膜19b和栅电极13相互接触的区域内和Ti膜19b和扩散层15相互接触的区域内。由于在氮气氛中进行热处理，厚度约几十埃的TiN层18形成在Ti膜19b的表面上。
接下来，如图1D所示，除去元件隔离膜11和侧壁绝缘膜12上的未腐蚀的Ti膜19和TiN膜18。然后在氮气氛中对衬底进行热处理，由此将高阻Ti硅化物膜17转移到包括低阻高阻TiSi2的C54层的Ti硅化物层。由此，在常规的半导体器件中，扩散层15的表面电阻降低，由此增加了元件的运算速度。
如果通过图1A到1D示出的制造方法制备半导体器件，那么会产生以下的问题。在溅射工艺期间，等离子体中含有的二次电子和类似物会穿过Ti膜19b到达栅氧化膜14，并流进衬底20内。如果在Ti膜19b和衬底20之间有电流流动，那么会发生栅氧化膜14的介质击穿，由此耐压下降。由于此，半导体器件的可靠性显著降低，半导体器件的制造成品率下降。
作为防止被二次电子充电的栅氧化膜14击穿的一个方式，提出一种不通过常规的溅射而是通过准直溅射形成Ti膜的方法。图2示出了使用DC磁控管的常规溅射方法的典型图。图3示出了准直溅射方法的典型图。如图2和3所示，在溅射单元(未示出)中提供靶31，阴极磁铁36提供在靶31上方。衬底33设置在靶31下面的载物台34上。此后，在衬底33和靶31之间产生等离子体32,Ti膜形成在衬底33上。Ti膜形成方法同时适用于常规的溅射和准直溅射。
然而，如图2所示，如果使用常规的溅射方法，那么等离子体32就在衬底33上产生。由于此，二次电子会飞入衬底33内。相反，图4所示的准直溅射方法中，准直器35设置在衬底33和等离子体32之间。准直器35提供有平行穿过准直器35的厚度方向的多个孔。如果等离子体32穿过准直器35的孔，那么来自等离子体32的二次电子将由准直器35捕获。由此，可以防止发生图1A到1D所示的栅氧化膜14的介质击穿。
如果使用如图3所示的准直溅射法，那么Ti膜将附着到准直器35，并且准直器35的直径减小。由于此，需要随着靶的消耗而校正膜形成速率，不利的是很难这样做。此外，由于Ti膜附着到准直器35，靶的消耗效率降低，由此增加了生产成本。这不利于半导体器件的批量生产。最初设计准直溅射是即使显示在衬底的表面内形成的孔深度与孔的直径的高宽比很高，也以良好的涂敷状态下在孔的下表面上形成膜。考虑到以上因素，在不需要高涂敷状态的形成Ti膜的步骤中使用准直溅射更不利。
从半导体器件批量生产的角度来看，需要使用常规的溅射方法形成用于形成Ti硅化物的Ti膜。如果实际上使用了常规的溅射方法，需要提供一种制造半导体器件同时栅绝缘膜14不会介质击穿的方法。
因此，本发明的一个目的是提供一种制造半导体器件的方法，当金属膜形成在半导体衬底表面的元件上时，能够防止等离子体的二次电子引起的元件绝缘膜的击穿。
根据本发明制造半导体器件的方法包括在硅衬底上形成元件；以及在元件上形成金属膜的步骤。形成金属膜的步骤在开始膜形成之后一秒钟得到连续金属膜的条件下进行。
金属膜可以由溅射形成。此时，金属膜优选在形成金属膜的DC电源为4到10KW的条件下形成。金属膜也可以通过等离子体化学汽相淀积法形成。
此外，金属膜可以包括通过与硅反应形成金属硅化物的金属。金属膜可以包括选自例如Ti、Co、Ni、Mo、W和Ta组成的组中的至少一种金属。
此外，在硅衬底上形成元件的步骤包括在硅衬底上选择性地形成绝缘膜；在绝缘膜上形成栅电极；在硅衬底的表面上形成扩散层的步骤。
在本发明中，连续的膜是指这样的情况，即溅射时薄层电阻的测量值由下列方程近似表示Y=a/X(其中a为常数)，在图形中Y轴为金属膜的薄层电阻，X轴为溅射时间。在严格的意义上，测量值没有由上面的方程表示，而是在方程的-40％到+40％的范围内。
本发明的发明人进行了不同的实验和研究，以防止由等离子体的二次电子引起的绝缘膜击穿。由此发现在通过常规方法在元件上形成金属膜的情况中，介质击穿的原因是在膜形成初始阶段附着到元件表面的金属膜为带形不连续的膜。换句话说，如图4所示，从开始之后2到3秒开始形成Ti膜(或金属膜)19a的膜形成初始阶段，Ti膜19a附着到元件表面形成带形不连续的膜。此后，形成连续的Ti膜。在膜形成初始阶段中的不连续的Ti膜19a处于膜电位浮动的状态中。由于此，Ti膜19a由含在如溅射使用的等离子体中的二次电子带电，和充电或发生局部高电位的现象。如果充电电位增加超过某个阈值，那么电流穿过Ti膜19a下的绝缘膜14之后流过衬底20。当不连续的Ti膜19a形成在栅电极13上时，特别是电流穿过栅氧化膜14穿过栅电极13并流过衬底20。结果，栅氧化膜的介质强度下降最后发生耐压失效。
考虑到常规的问题，设计本发明在膜形成初始阶段中得到连续的膜。即，如图5所示，根据本发明，在允许开始形成Ti膜之后一秒钟形成连续的Ti膜(金属膜)6a的条件下形成Ti膜。因此，即使Ti膜6a被例如等离子体产生的二次电子充电，也不会发生局部充电。由此，可以防止栅氧化膜4的击穿，从而高成品率地制造高可靠性的半导体器件。
图1A到1D示出一种常规半导体器件的制造方法，在制造步骤中使用Ti硅化物层增加运算速度；图2示出了使用DC磁控管的常规溅射方法的典型图；图3示出了准直溅射方法的典型图；图4为使用常规的制造方法当金属膜形成在元件上时金属膜的初始状态的剖面图；图5为使用根据本发明的制造方法当金属膜形成在元件上时金属膜的初始状态的剖面图；图6A到6E示出根据本发明的实施例半导体器件制造方法的剖面图；图7为示出4.4KW和1.1KW的溅射功率下薄层电阻和溅射时间之间的关系曲线，纵坐标代表薄层电阻，横坐标代表溅射时间；以及图8为以不同溅射功率形成Ti膜时发生比率的曲线，纵坐标代表发生栅耐压失效发生的比率。
下面参考附图具体地介绍根据本发明的半导体器件。图6A到6D示出在制造步骤中根据本发明的实施例半导体器件制造方法的剖面图。如图6A所示，包括绝缘膜的元件隔离膜1选择性地形成在半导体衬底10的表面上，由此限定出元件区。接下来，氧化膜(未示出)和多晶硅膜(未示出)依次形成在元件区的表面上，然后通过光刻和干腐蚀构图成栅形状，由此形成包括氧化膜的栅氧化膜4和包括多晶硅膜的栅电极3。此后，氧化膜(未示出)形成在它的整个表面上并深腐蚀，由此形成包括栅电极3的侧壁上其余氧化膜的侧壁绝缘膜2。然后，从上面注入离子，对衬底10进行热处理，由此选择性地形成扩散层5。
用稀释的氢氟酸通过湿腐蚀除去在栅电极3和扩散层5上形成的自然氧化膜(未示出)。然后如图6B和6C所示，通过溅射在它的表面上形成Ti膜6a。在该实施例中，在例如1mTorr的Ar气体压力和4.4KW的DC电源(直流电源)的膜形成条件下通过使用通常的DC磁控管溅射单元形成Ti膜6a。在这些条件下，在开始之后一秒钟开始放电的膜形成初始阶段中，Ti膜6a保持连续的膜，如图6B所示。即使Ti膜6a被例如溅射中使用的等离子体或类似物产生的二次电子充电，也不会发生局部充电。通过连续的溅射，在整个表面上形成厚度约300埃的Ti膜6a。
接下来，如图6D所示，使用灯退火装置在氮气氛下在700℃进行30秒的热处理，包括高阻TiSi2的C49层的Ti硅化物层7以自对准方式在Ti膜6a和栅电极3相互接触的区域内和Ti膜6a和扩散层5相互接触的区域内形成。由于在氮气氛中进行热处理，膜厚度约几十埃的TiN层8形成在Ti膜6a的表面上。
此后，如图6E所示，通过包括氨水和过氧化氢的水溶液除去元件隔离膜1和侧壁绝缘膜2上的未腐蚀的Ti膜6a和TiN膜8。然后在氮气氛中使用灯退火装置在850℃下进行10秒的热处理，由此将高阻Ti硅化物膜7转变为包括低阻TiSi2的C54层的Ti硅化物层。
在该实施例中，如图6B所示，虽然通过溅射形成Ti膜6a，但Ti膜6a为不规则的带形状态，而在从开始之后的一秒钟开始放电的膜形成初始阶段中是连续的。
图7为示出4.4KW和1.1KW的溅射功率下薄层电阻和溅射时间之间的关系曲线，纵坐标代表薄层电阻，横坐标代表溅射时间。在图7中，O代表溅射功率为4.4KW溅射时薄层电阻的测量值，Δ代表溅射功率为1.1KW溅射时薄层电阻的测量值。由于溅射时间与膜厚度成比例，由此可以认为横坐标代表图7中的膜厚度。正常情况下，连续膜的薄层电阻和膜厚度满足下面方程1表示的关系，薄层电阻与膜厚度成反比，其中指定的电阻为常数。
(薄层电阻)=(指定的电阻)/(膜厚度)(1)
在溅射功率为4.4KW的该实施例中，使用对应于以上由图7中的实线21表示的方程1的近似函数Y=a/X，通过最小二乘法进行拟合。即，当溅射功率为4.4KW时，即使开始放电后0.2秒，也可以形成连续的Ti膜。如果以相同的方式使用Y=a/X的近似函数同时溅射功率为1.1KW时进行拟合，测量点明显与图7中实线22表示的拟合曲线偏移。这意味着部分测量点不满足以上方程1。
如果除了溅射功率为1.1KW开始放电之后约3秒的测量点，使用近似函数Y=a/(X-b)进行拟合，和溅射功率为4.4KW的时一样，近似函数与虚线23显示的测量点一致。这表示除去的测量点不满足以上的方程。换句话说，当溅射功率为1.1KW时，在开始放电之后约三秒没有形成连续的膜，而是不规则地出现带形状态的不连续的Ti膜。即使是不规则和不连续的膜，如果相邻膜之间的距离为几到几十埃，在几伏的条件下由隧道效应产生电流，并且可以测量薄层电阻。因此，在本发明中，如果薄层电阻的测量值与溅射时间近似为方程Y=a/X(其中a为常数)，可以认为已形成了连续的膜。然而，此时在严格意义上，测量值没有用以上方程表示，而在方程的-40％到+40％的范围内。
图8为以不同溅射功率形成Ti膜时失效的发生率，纵坐标代表栅耐压失效的发生率。应该注意比较在开始放电之后一秒钟形成连续的膜在根据本实施例的条件下(即4.4KW的溅射功率)形成用于形成Ti硅化物层的Ti膜的情况和在开始放电之后约3秒钟形成不连续、带形Ti膜时在对比例的条件下(即1.1KW的溅射功率)形成Ti膜的情况之间失效的发生率。
下面介绍测量失效发生率的方法。首先，形成图6中所示结构的样品作为测试图形，Ti膜形成在样品的表面上，然后通过溅射除去，0到12V的电压变化地施加在栅电极和衬底之间。测量发生栅氧化膜介质击穿和因此流过的高电流的电压，如果测量的电压为3V以下，可以确定为失效。计算缺陷数与测量点数目的比率作为发生失效的比率。介质强度不降低的常规栅氧化膜取决于它的膜厚度和面积。如果例如膜厚度约100埃并且面积约32mm2，那么膜可以承受约10V的电压。
如图8所示，如果采用4.4KW的溅射功率形成Ti膜，那么栅氧化膜的耐压失效率很低，为0.58％。这是由于在开始之后一秒钟开始形成Ti膜形成连续的Ti膜的条件下形成Ti膜。另一方面，如果采用1.1KW的溅射功率形成Ti膜，那么在开始之后约三秒钟开始放电形成带形不连续的Ti膜，发生失效的比率高达14.53％。在该实施例中比率增加约25倍。如果在开始之后一秒钟开始形成Ti膜形成连续膜的条件下通过溅射形成Ti膜，那么可以得到防止发生栅氧化膜耐压失效的优点。
在图6A到6E显示的实施例中，设置在开始之后一秒钟开始形成Ti膜形成连续Ti膜的条件，以便DC电源由常规的范围开始增加，由此增加Ti膜形成速率。在本发明中，除了DC电源之外的条件都可以改变。如果使用优选溅射时对另一膜形成参数如气体压力等进行优化的方法或者对在放电中使用的阴极磁铁进行优化的方法，那么可以得到和溅射功率为4.4KW的情况中相同的优点。这种方法必须满足在开始之后一秒钟开始形成膜时可以形成连续Ti膜的条件。
在以上实施例中，介绍了进行溅射形成Ti膜的情况。根据本发明，即使在本发明指定的条件下使用例如等离子体CVD法和类似方法形成Ti膜，也可以得到相同的优点。此外，在以上实施例中，介绍了形成Ti膜来形成硅化物层的条件。根据本发明，使用与硅反应形成硅化物层的金属膜如Co、Ni、Mo、W和Ta可以得到相同的优点。
如上所述，根据本发明，适当地规定在元件上形成金属膜的条件，由此从开始之后一秒钟开始形成金属膜可以形成连续的金属膜。由于此，可以防止由充电的金属膜引起的绝缘膜的击穿，从而以高成品率地制造高度可靠性的半导体器件。
权利要求
1．制造半导体器件的方法，包括在硅衬底上形成元件；以及在所述元件上形成金属膜的步骤，形成所述金属膜的步骤在开始膜形成之后一秒钟得到连续的金属膜的条件下进行。
2．根据权利要求1制造半导体器件的方法，其中所述金属膜由溅射形成。
3．根据权利要求2制造半导体器件的方法，其中所述条件是形成金属膜的DC电源是4到10KW。
4．根据权利要求1制造半导体器件的方法，其中所述金属膜由等离子体化学汽相淀积法形成。
5．根据权利要求1制造半导体器件的方法，其中所述金属膜包括与硅反应形成金属硅化物的金属。
6．根据权利要求5制造半导体器件的方法，其中所述金属膜包括选自例如Ti、Co、Ni、Mo、W和Ta组成的组中的至少一种金属。
7．根据权利要求1制造半导体器件的方法，其中在硅衬底上形成元件的所述步骤包括以下步骤在所述硅衬底上选择性地形成绝缘膜；在所述绝缘膜上形成栅电极；以及在所述硅衬底的表面上形成扩散层。
全文摘要
通过溅射法将Ti膜形成在其上形成有元件的半导体衬底上。使用在1mTorr的Ar气体压力和4.4KW的DC功率的条件下通过使用常规的DC磁控管溅射单元形成所述Ti膜。在这些条件下,在开始之后1秒钟开始放电的膜形成初始阶段中,Ti膜保持连续的膜。由于此,即使Ti膜被例如溅射中使用的等离子体产生的二次电子充电,也不会发生局部充电。此后通过连续的溅射,在整个表面上形成厚度约300埃的Ti膜。因此,可以防止等离子体的二次电子引起的元件绝缘膜的击穿。
文档编号H01L21/00GK1221980SQ9812561
公开日1999年7月7日 申请日期1998年12月18日 优先权日1998年12月18日
发明者星野晶 申请人:日本电气株式会社