专利名称：半导体集成电路器件以及制造该器件的方法
技术领域：
本发明涉及半导体集成电路器件，更具体地说，涉及具有不可透过抗表面态的化学物种的层的半导体集成电路器件，以及制造该半导体集成电路器件的方法。
半导体动态随机存取存储器件的典型例子示于
图1和2中。现有技术的半导体动态随机存取存储器件公开在IEDM,1988,pp.596-599中。
在p型硅衬底1上制造现有技术的半导体动态随机存取存储器件。场氧化层2被选择生长在p型硅衬底1的主表面上，并限定多个有源区3a/3b。有源区3a向左侧倾斜，并间隔地设置。另一方面，有源区3b向右侧倾斜，并且也间隔地设置。有源区3a的右端部与有源区3b的左端部相间。这样，有源区3a和有源区3b在p型硅衬底的主表面上以交错的方式设置。有源区3a/3b形成存储单元阵列，并且现有技术的半导体动态随机存取存储器件包括多个存储单元阵列。
每个有源区3a/3b被分配给一对存储单元，而存储单元通过n-沟道增强型存取晶体管和存储电容器的串联结合来实现。将砷有选择地离子注入到每个有源区3a/3b中，并在每个有源区3a/3b中形成两个源区4a和一个公共漏区4b。源区4a和公共漏区4b用阴影线表示，以便容易与其它元件区分。
有源区4a和公共漏区4b之间的表面部分用做沟道区，而沟道区被用氧化硅层覆盖。氧化硅层用做n沟道增强型存取晶体管的栅绝缘层，而字线5在栅绝缘层和其间的场氧化层上延伸。
字线5被用第一层间绝缘层(inter-level insulatg layer)6覆盖，而位接触孔7形成在第一层间绝缘层6中。公共漏区4b暴露于位接触孔7。位接触孔7的位置在图1中用插入方框中的斜线代表。位线8被在第一层间绝缘层6上图形化，并通过位接触孔7保持与公共漏区4b接触。
位线8被用第二层间绝缘层9覆盖，而节点接触孔10穿过第二层间绝缘层9和第一层间绝缘层6。节点接触孔10各开向源区4a。节点接触孔10的位置在图1中用插入方框的“X”表示。
存储电极11形成在第二层间绝缘层9上，并通过节点接触孔10分别保持与源区4a接触。存储电极11的表面被用介质层12覆盖，而单元板电极13通过介质层12与存储电极11相对。单元板电极13被用第三层间绝缘层14覆盖，而在图1所示布局中除去了第三层间绝缘层14。
主表面的中心区域被分配给存储单元阵列，而外围电路，如解码器和检测放大器被分配给中心区域周围的周边区域。单元板电极13被在存储单元之间共享，并占据中心区域。可以将单元板电极13分离成分别与各存储单元阵列有关的单元板子电极。
制造商已增大了半导体动态随机存取存储器件的存储容量，并因此扩大了单元板电极。换句话说，单元板电极覆盖p型硅衬底1的宽的中心区。
在现有技术的半导体动态随机存取存储器件的存储单元中各包含N沟道增强型存取晶体管，而要求制造商在制造过程中减小表面态的密度。制造商在用于形成单元板电极13的图形化步骤之后进行氢退火，以便减小表面态的密度。使氢原子与沟道区和栅绝缘层之间的界面处的悬空键耦合，并减小表面态的密度。
如上所述，宽单元板电极13覆盖p硅衬底1的中心区，并且使氢原子不能通过。在上一代半导体动态随机存取存储器件中单元板电极不成为问题。被分配给存储单元阵列的中心区不是那样宽，以致于氢原子从半导体结构的暴露的表面扩散到沟道区。如果制造商在用于单元板电极的多晶硅的淀积之前进行氢退火，则氢必然到达边界，并减少表面态。但是，在退火之后的热处理期间氢被从悬空键释放。为此，要在用于单元板电极的图形化步骤之后进行氢退火。
在任何种类的半导体集成电路器件中包含的场效应晶体管都要求表面态的减少，而且在半导体集成电路器件中有时包含象单元板电极这样的不可透过层。
因此，本发明的一个重要目的是提供一种半导体集成电路器件，该器件使抗表面态的化学物种能够到达表面态发生的边界。
本发明还有一个重要目的是提供制造半导体集成电路器件的方法。
本发明人考虑该问题，并提出使氢原子穿过形成在单元板电极中的窗口。本发明人研究了形成有窗口或类似物的单元板电极。本发明人发现了被分成多个块的单元板电极，而在未审查申请的日本专利公开No.3-102870中公开了带有多个单元板子电极的现有技术的半导体动态随机存取存储器件。被分成子电极的单元板电极的目的是减少在用于将多晶硅层图形化成单元板电极的等离子刻蚀期间在其中聚集的电荷。福勒-诺得海姆隧穿电流流过因聚集的电荷而薄于其它部分的介质层，并且是存储电容器的薄介质层的时间相关介质击穿(time-dependentdielectric breakdown)的原因。福勒-诺得海姆隧穿电流的大小与单元板电极的面积成比例，而上述未审查申请的日本专利公开提出将单元板电极分成多个子电极。窄的子电极减小了福勒-诺得海姆隧穿电流的大小，并防止介质层出现时间相关介质击穿。但是，本发明人注意到子电极之间的间隙不能改善所有存取晶体管的沟道区和栅绝缘层之间边界处的表面态密度。本发明人总结出窗口的位置对表面密度的减小有重要影响。
根据本发明的一个方案，提供一种半导体集成电路器件，该器件包括具有边界的至少一个电路元件，表面态发生在该边界处；层间绝缘层，覆盖至少一个电路元件，并由可透过用于减少表面态的化学物种的第一材料形成；以及阻挡层，形成在边界上方的层间绝缘层上，由几乎不可透过化学物种的第二材料形成，并具有至少一个开口，该开口与阻挡层外周边外部的层间绝缘层的暴露表面一起提供通向化学物种的通道，并使边界以等于或小于临界距离的距离与通道相隔，该临界距离是沿与障碍平行的方向测量的，并且是根据在预定扩散条件下化学物种的扩散长度确定的。
根据本发明的另一个方案，提供一种制造半导体集成电路器件的方法，该方法包括下列步骤a)制备中间半导体结构，b)制造具有边界的至少一个电路元件，表面态发生在该边界处，c)用层间绝缘层覆盖至少一个电路元件，该层间绝缘层由可透过用于减少表面态的化学物种的第一材料形成，d)在层间绝缘层上淀积几乎不可透过化学物种的第二材料，e)将第二材料的层图形化成具有至少一个开口的阻挡层，该开口与障碍的外周边外部的层间绝缘层的暴露表面一起提供通向化学物种的通道，并使边界以等于或小于临界距离的距离与通道隔开，该临界距离是沿与障碍平行的方向测量的，并且是根据在预定扩散条件下化学物种的扩散长度确定的，以及f)在预定扩散条件下用化学物种处理所获得的步骤e)的结构，从而减少表面态。
从下面参照附图所作的描述，可以更清楚地理解半导体动态随机存取存储器件及其制造方法的特征和优点，其中图1是展示现有技术半导体动态随机存取存储器件的布局的平面图；图2是沿图1的Y-Y线作出并展示现有技术半导体动态随机存取存储器件中包含的存储单元结构的剖视图；图3A到3E是展示制造根据本发明的半导体动态随机存取存储器件的方法的平面图；图4是沿图3E的Y-Y线作出并展示半导体动态随机存取存储器件结构的剖视图；图5是展示与图4所示半导体动态随机存取存储器件中包含的单元板电极等效的单元板电极的局部放大平面图；图6是展示表面态密度关于距单元板电极周边的距离的曲线图；图7A到7D是展示制造根据本发明的半导体动态随机存取存储器件的另一方法的平面图；图8是展示根据本发明的另一半导体动态随机存取存储器件结构的剖视图；以及图9是展示与图8所示半导体动态随机存取存储器件中包含的单元板电极等效的单元板电极的平面图。
第一实施例实施本发明的方法示于图3A到3E和图4中。各层和各区逐次形成在多层半导体结构中，而多层半导体结构最终形成半导体动态随机存取存储器件。多层半导体结构如此复杂，因此在后面的各步骤中从多层半导体结构中删去一些参照物。
该方法以p型硅衬底21的制备开始(见图3A)，并且在p型硅衬底21的表面部分上有选择地形成隔离区22。隔离区22可以通过在表面部分上选择生长的场氧化层来实现。隔离区22在表面部分中限定了多个有源区23a/23b。将一对存储单元分配给有源区23a/23b的每一个。
有源区23a相对于箭头AR1向左侧倾斜，并沿箭头AR1的方向间隔地设置。另一有源区23b相对于箭头AR1向右侧倾斜，并且沿箭头AR1的方向间隔地设置。每个有源区23a/23b的端部都从过渡部分开始弯折，并沿垂直于箭头AR1的方向取向。
有源区23a的右端部与有源区23b的左端部相间，而每个有源区23a的右端部与相邻的有源区23b的左端部相隔L1和L2。长度L1等于在半导体动态随机存取存储器件的设计规则中限定的最小间隙。长度L2大于长度L1。
随后，对有源区23a/23b进行热氧化，并使栅绝缘层24长到10纳米厚。通过使用低压化学汽相淀积使掺磷的多晶硅淀积在所获得的半导体结构的整个表面上，并形成掺磷多晶硅层。将光刻胶溶液散布在掺磷多晶硅层上，并对其进行烘烤使多晶硅层被光刻胶层(未示出)覆盖。将用于栅电极线的图形图象从光掩模(未示出)传输到光刻胶层上，并在光刻胶层中形成潜象。该潜象被显影，并使光刻胶层被形成为光刻胶刻蚀掩模(未示出)。这样，通过光刻法形成光刻胶刻蚀掩模。利用光刻胶刻蚀掩模，通过使用各向异性刻蚀来有选择地刻蚀掉掺磷多晶硅层，并使该掺磷多晶硅层被图形化成栅电极线25。栅电极线25在栅绝缘层24和隔离区22上延伸。
随后，以借助于栅电极线25的自对准方式，砷被离子注入到有源区23a/23b中。砷使有源区23a/23b的一部分从p导电类型转换成n导电类型，并形成n型源区26和n型公共漏区27。n型源区26和n型公共漏区27在图3B中用阴影线表示。栅电极线25在栅绝缘层24上的部分用做栅电极，该栅电极与栅绝缘层24、n型源区26和n型公共漏区27一起形成存储单元的n沟道增强型存取晶体管。
随后，氧化硅在所获得的半导体结构的整个表面上被淀积到400纳米厚，并形成第一层间绝缘层28。通过光刻法在第一层间绝缘层28上提供光刻胶刻蚀掩模(未示出)，并使位接触孔29形成在第一层间绝缘层28中。相应地，公共漏区27暴露于位接触孔29。
将硅化钨淀积在所获得的半导体结构的整个表面上。硅化钨填充了位接触孔，并形成硅化钨层。硅化钨被表示为WSix，其中x是范围(abound)2。通过光刻法在硅化钨层上形成光刻胶刻蚀掩模(未示出)，并且使硅化钨层被选择刻蚀，从而将其形成为位线30。通过位接触孔29使位线30保持与公共漏区27接触，并沿垂直于箭头AR1的方向延伸。
氧化硅在所获得的半导体结构的整个表面上被淀积到400纳米厚，并形成第二层间绝缘层31。通过光刻法在第二层间绝缘层31上形成光刻胶刻蚀掩模(未示出)，而将第二层间绝缘层31和第一层间绝缘层28有选择地刻蚀掉。结果，节点接触孔29穿过第二层间绝缘层31和第一层间绝缘层28，并相应地，使n型源区26暴露于节点接触孔32。
随后，多晶硅淀积在所获得的半导体结构的整个表面上。该多晶硅填充了节点接触孔32，并形成500纳米厚的多晶硅层。在多晶硅层上形成光刻胶刻蚀掩模。光刻胶刻蚀掩模使除n型源区26上方的矩形部分以外的多晶硅层暴露于刻蚀器。多晶硅层被图形化成多晶硅矩形部分，并相应地，通过节点接触孔32使矩形部分保持与n型源区26接触。相邻多晶硅矩形部分之间的间隙等于最小间隙L1。
将多晶硅淀积在多晶硅矩形部分上，并对薄的多晶硅层进行各向异性刻蚀，直到第二层间绝缘层31露出为止。然后，由薄的多晶硅层形成多晶硅侧壁，而多晶硅矩形部分和多晶硅侧壁作为一个整体构成存储电极33(见图3D)。相邻存储电极33之间的间隙减小到小于最小间隙L1的值。这样，存储电极33以小于最小间隙L1的间隔设置。
随后，用薄的复合介质层34覆盖所获得的半导体结构(见图4)。该薄的复合介质层34包括氮化硅膜和氧化硅膜，并为5纳米薄。
多晶硅在薄的复合介质层上被淀积到100纳米厚，并形成单元板电极35。单元板电极35位于分配给存储单元阵列的区域上方。通过光刻法在多晶硅层上提供光刻胶刻蚀掩模(未示出)。光刻胶刻蚀掩模在使有源区域23b的右端部与有源区23a的左端部以长度L2隔开的隔离区22上方具有切口(见图3A)。利用该光刻胶刻蚀掩模，通过使用各向异性干刻蚀技术，有选择地刻蚀掉多晶硅层，以及随后有选择地刻蚀掉薄的复合介质层34，使切口36形成在单元板电极35中，如图3E所示。测得切口36宽度为0.4微米，长度为2微米。切口36可以只形成在单元板电极35中。在本例中，薄的复合介质层34暴露于切口36。存储电极33、薄的复合介质层34以及单元板电极35作为一个整体构成每个存储单元的存储电容器。
随后，硼磷硅玻璃在所获得的半导体结构的整个表面上被淀积到400纳米厚，并形成第三层间绝缘层37，如图4所示。
通过光刻法在第三层间绝缘层37上提供光刻胶刻蚀掩模，并有选择地刻蚀掉第三层间绝缘层37、第二层间绝缘层31和第一层间绝缘层28，从而形成字接触孔(未示出)。字接触孔以预定的间隔设置，并且该预定的间隔可以等效于1024个位线。在所获得的半导体结构的整个表面上淀积铝或铝合金，并通过使用光刻法和刻蚀技术将铝层或铝合金层图形化成主字线(未示出)。主字线通过字接触孔有选择地与栅电极线25相连，并且主字线和栅电极线25形成多个字线。
单元板电极35与矩形单元板电极40等效。切口36以交错的方式形成在中心线41的两侧。中心线41与侧边缘42/43相等地间隔，而侧边缘42/43与切口36之间的距离小于200微米。为此，矩形单元板电极40下面的任意点P以等于或小于100微米的距离与边缘线42/43/44/45或切口36隔开。切口36和电极40的周边外面的第二层间绝缘层31提供通向用于减少表面态的化学物种的气体通道。
将所获得的半导体结构放入退火箱(未示出)中，并将惰性气体和氢的混合气体引入退火箱。氢和惰性气体被控制在1∶1。将退火箱保持在大气压下，即约105Pa，并在摄氏400度下进行氢退火30分钟。氢通过切口36进入第二层间绝缘层31，并通过第二层间绝缘层31和第一层间绝缘层28扩散。氢到达沟道区和栅绝缘层24之间的边界，并与p型硅晶体的悬空键耦合。结果减少了表面态。
本发明人对切口36做如下测定。在p型硅衬底中限定一个方形有源区，并用10纳米厚的氧化硅层覆盖。氧化硅层与栅绝缘层24对应。将导电条以60微米间隔平行地图形化，并为50微米宽。导电条在氧化硅层上延伸。导电条与栅电极线25一样厚，并由与栅电极线25同样的材料形成。因此，导电条与栅电极线25对应。方形有源区、氧化硅层以及导电条形成多个MOS电容器。
用与第一层间绝缘层28对应的400纳米厚的氧化硅层覆盖该多个MOS电容器。接着将氧化硅层淀积到400纳米厚，并形成与第二层间绝缘层31对应的400纳米厚的氧化硅层。在第二氧化硅层上对位于方形有源区上方的方形的多晶硅层进行图形化。测得方形多晶硅层为4mm×4mm，并与单元板电极35对应。但是，在方形多晶硅层中没有形成任何切口。将400纳米厚的硼磷硅玻璃层层叠在第二氧化硅层上，并与第三层间绝缘层37对应。
本发明人在与第一实施例相同的条件下进行氢退火。将氢与惰性气体混合，并且氢与惰性气体被控制在1∶1。用105Pa的混合气体填充退火箱，且温度为摄氏400度。使氢退火持续30分钟。
在氢退火后，本发明人测量MOS电容器的准静态电容-电压特性，并将准静态电容-电压特性与理论电容-电压特性比较。根据准静态电容-电压特性和理论电容-电压特性之间的差别来估算硅禁带的中心线附近的表面态的密度。在图6中，本发明人作出表面态密度关于距方形多晶硅层周边的距离的曲线。该距离是与p型硅衬底的主表面平行地测量的。
如从图6可以理解的，在100微米距离左右，表面态的密度饱和。因此，切口36有效地减少了表面态密度，因为切口36使任意点P与氢通道相隔不能大于100微米。因此，在上述退火条件下，100微米的距离是减少表面态的临界长度。
未审查申请的日本专利公开No.4-105359提出将大MOS电容器分成多个小MOS电容器。将大MOS电容器分成小MOS电容器目的在于减少表面态。但是，该未审查申请的日本专利公开没有记载对于半导体动态随机存取存储器件的应用。如上所述，即使将导电电极简单地分成多个导电子板，氢也能从诸如子电极之间的间隙这样的气体通道到达100微米以内的硅和氧化硅之间的边界。该未审查申请的日本专利公开没有记载临界长度，而且没有指出本发明的主要特征。第二实施例图7A到7D和图8示出实施本发明的制造半导体动态随机存取存储器件的另一方法。该方法以p型硅衬底50的制备开始。场氧化层51被选择生长在p型硅衬底50的主表面上，并限定有源区52。一对动态随机存取存储单元被分配给有源区52。该有源区具有倒T字母形结构的上表面。
对有源区52进行热氧化，并使栅绝缘层53在n沟道增强型存取晶体管的沟道区上生长。通过使用低压化学汽相淀积使掺磷的多晶硅淀积在整个表面上，并在掺磷多晶硅层上提供光刻胶刻蚀掩模(未示出)。通过使用各向异性干刻蚀，有选择地刻蚀掉掺磷多晶硅层，并将该掺磷多晶硅层图形化成栅电极线54。
砷被离子注入到有源区52中，并以借助于栅电极线54的自对准方式在有源区52中形成n型源区55和n型公共漏区56。n型源区55和n型公共漏区56在图7A中用阴影线表示。
将氧化硅在所获得的结构的整个表面上淀积到400纳米厚，并形成第一层间绝缘层57(见图8)。为简化起见，在图7B到7D所示结构中删去第一层间绝缘层57。
在第一层间绝缘层57上形成光刻胶刻蚀掩模(未示出)，并有选择地刻蚀掉第一层间绝缘层57，并在第一层间绝缘层57中形成位接触孔。n型公共漏区56暴露于位接触孔，每个位接触孔的位置在图7B到7D中用方形和斜线表示。在第一层间绝缘层上对硅化钨位线58进行图形化，并通过位接触孔使之保持与n型公共漏区56接触。
将氧化硅在所获得的结构的整个表面上淀积到400纳米厚，并形成第二层间绝缘层59(见图8)。为简化起见，在图7B到7D所示结构中删去第二层间绝缘层59。通过光刻法在第二层间绝缘层59上提供光刻胶刻蚀掩模(未示出)，并将第二层间绝缘层59和第一层间绝缘层57有选择地刻蚀掉，以便形成节点接触孔60(见图8)。但是，任何节点接触孔60都形成在所选n型杂质区55a上方的第一/第二层间绝缘层57/59中。在后面的步骤中在n型杂质区55a上方形成切口。每个节点接触孔60的位置在图7B到7D中用插入方框中的标记“X”表示。
随后，在第二层间绝缘层59上使存储电极61图形化，并为500纳米厚。与第一实施例类似，相邻存储电极61之间的间隙窄于最小间隙L1。但是在杂质区55a上方并不形成存储电极61。
随后，将氧化钽Ta2O5在所获得的半导体结构的整个表面上淀积到5纳米厚，并且氧化钽层用做存储电容器的介质层63。在介质层63上顺次淀积氮化钛和硅化钨。在硅化钨层上制备光刻胶刻蚀掩模(未示出)，并将硅化钨层、氮化钛层和介质层63有选择地刻蚀掉。结果，在介质层63上使单元板电极64图形化，并在单元板电极中形成切口65，如图7D所示。
测得切口65宽0.4微米，长2微米。切口65可以只形成在单元板电极64中。切口65位于n型杂质区55a上方。存储电极62、介质层63和单元板电极64形成与n沟道增强型存取晶体管串联的存储电容器。
随后，将硼磷硅玻璃在存储电容器上淀积到400纳米厚，并形成第三层间绝缘层66，如图8所示。
通过光刻法在第三层间绝缘层66上提供光刻胶刻蚀掩模，并有选择地刻蚀掉第三层间绝缘层66、第二层间绝缘层59和第一层间绝缘层57，从而形成字接触孔(未示出)。字接触孔以预定的间隔设置，并且该预定的间隔可以等效于1024个位线。在所获得的半导体结构的整个表面上淀积铝或铝合金，并通过使用光刻法和刻蚀技术将铝层或铝合金层图形化成主字线(未示出)。主字线通过字接触孔有选择地与栅电极线25相连，并且主字线和栅电极线54形成多个字线。
单元板电极64与图9所示的矩形单元板电极70等效。位线58与长边缘71/72平行地延伸，并且切口位于位线58之间的区域。切口65在单元板电极70中两维地设置，并且矩形单元板电极70下面的任意点P以等于或小于100微米的距离与边缘线71/72/73/74或切口65隔开。切口65和电极70的周边外面的第二层间绝缘层59提供通向用于减少表面态的化学物种的气体通道。
将所获得的半导体结构放入退火箱(未示出)中，并将惰性气体和氢的混合气体引入退火箱。氢气和惰性气体被控制在1∶1。将退火箱保持在大气压下，即约105Pa，并在摄氏400度下进行氢退火30分钟。氢通过切口65进入第二层间绝缘层59，并通过第二层间绝缘层59和第一层间绝缘层57扩散。氢到达沟道区和栅绝缘层53之间的边界，并与p型硅晶体的悬空键耦合。结果减少了表面态。
在切口65下面没有制造存储电容器，并且存储单元阵列周期性地缺少存储单元。但是失去的存储单元被多余存储单元所代替。这样，第二实施例的存储单元阵列适用于具有多余度的半导体动态随机存取存储器件。
从前面的描述中可以理解，切口提供了气体通道的一部分，并使氢能够到达有表面态发生的所有边界。结果，氢有效地减小了表面态的密度，并使半导体动态随机存取存储器件可靠。此外，因为切口36/65提供了气体通道，使设计者能够自由地确定单元板电极35/64。
尽管展示并描述了本发明的特定实施例，但对于本领域技术人员来说显然可以作出各种变化和修改，而不脱离本发明的实质和范围。
本发明决不限于在位线上方具有存储电容器类型的半导体动态随机存取存储器件。对于任何种类的半导体集成电路来说，表面态的减少都是必需的，并且切口或开口对于防止对用于减少表面态密度的化学物种的阻碍是有效的。被保护以免受表面态影响的电路元件不限于场效应晶体管。电路元件可以是形成在硅衬底上的电容器。
单元板电极可以由金属或合金形成。金属和合金是不可透过氢的。可以在单元板电极中形成孔。
离开气体通道的临界长度根据退火条件是可改变的。临界长度与退火温度一起增加。标题为“Limitation of Post-Metallization AnnealingDue to Hydrogen Blocking Effect of Multilevel Interconnect”的论文提出氢的扩散长度在低温下较短。当然，如果层间绝缘层由另一种绝缘材料形成，则临界长度会受其影响。因此，100微米的长度不是绝对的。重要在于本发明人发现了用于减少表面态的临界长度。
权利要求
1．一种半导体集成电路器件，包括具有边界的至少一个电路元件(24/25/26/27；53/54/55/56)，表面态出现在该边界处；层间绝缘层(28/31；57/59)，覆盖所述至少一个电路元件，并由用于减少所述表面态的化学物种可透过的第一材料形成；以及阻挡层(35；64)，形成在所述边界上方的所述层间绝缘层上，并由几乎不可透过所述化学物种的第二材料形成，其特征在于，所述阻挡层(35；64)具有至少一个开口(36；65)，该开口与所述阻挡层的外周边外部的所述层间绝缘层的暴露表面一起为化学物种提供通道，并使所述边界以等于或小于临界距离的距离与所述通道隔开，所述临界距离是沿与所述阻挡层平行的方向测量的，并且是根据在预定扩散条件下所述化学物种的扩散长度确定的。
2．如权利要求1的半导体集成电路器件，其特征在于，所述化学物种是氢。
3．如权利要求1的半导体集成电路器件，其特征在于，所述第一材料和所述第二材料是氧化硅和选自由多晶硅、金属和合金构成的一组物质的材料，并且所述化学物种是氢。
4．如权利要求1的半导体集成电路器件，其特征在于，所述第一材料、所述第二材料和所述化学物种是氧化硅、多晶硅和氢，并且所述至少一个电路元件是在沟道区和栅绝缘层(24；53)之间具有所述边界的场效应晶体管。
5．如权利要求4的半导体集成电路器件，其特征在于，所述场效应晶体管用做动态随机存取存储单元的存取晶体管，并且所述阻挡层用做单元板电极(35；64)，所述单元板电极形成所述动态随机存取存储单元的存储电容器(33/34/35；62/63/64)的一部分。
6．如权利要求5的半导体集成电路器件，其特征在于，所述单元板电极由所述存储电容器和其它存储电容器所共享，所述其它存储电容器各包含在具有与所述动态随机存取存储单元相同的结构的其它动态随机存取存储单元中。
7．如权利要求6的半导体集成电路器件，其特征在于，所述层间绝缘层包括第一层间绝缘子层(28/57)，覆盖动态随机存取存储单元的存取晶体管，并形成有节点接触孔(32/60)的下部和位接触孔(29)，通过所述位接触孔使所述第一层间绝缘子层上的位线(30；58)能够保持与所述存取晶体管的漏区(27；56)接触，以及第二层间绝缘子层(31；59)，层叠在所述第一层间绝缘层上，并形成有所述节点接触孔(32；60)的上部，通过所述节点接触孔的所述上部和所述下部，所述节点接触孔使形成在其上的存储电极(33；62)能够保持与所述存取晶体管的源区(26；55)接触。
8．如权利要求7的半导体集成电路器件，其特征在于，所述第二层间绝缘子层(31；59)的一部分暴露于所述至少一个开口(36；65)。
9．如权利要求6的半导体集成电路器件，其特征在于，所述单元板电极(35；64)还具有形成所述通道的一部分的开口(36；65)，并且所述存取晶体管的边界以等于或小于所述临界距离的距离与所述通道隔开。
10．如权利要求9的半导体集成电路器件，其特征在于，所述动态随机存取存储单元被有选择地分配给形成在半导体衬底的主表面中并形成多行的有源区(23a/23b)，每隔一行的有源区(23a)向行方向的一侧倾斜，剩余的有源区(23b)向所述行方向的另一侧倾斜，所述每隔一行的一个所述有源区(23a)的一个端部分别以第一距离(L1)和长于所述第一距离的第二距离(L2)与一个剩余行的有源区(23b)的另一个端部隔开，并且所述至少一个开口(36)和所述开口(36)位于这样的区域上方，所述区域的每一个在以所述第二距离隔开的所述一个端部和另一个端部之间。
11．如权利要求9的半导体集成电路器件，其特征在于，所述动态随机存取存储单元被有选择地分配给有源区(52)，所述有源区形成在半导体衬底(50)的主表面中，并具有各自的倒T字母结构的上部区域，并且所述至少一个开口(65)和所述开口(65)位于所选择的有源区的一部分(55a)上，在所述部分上存储电容器被除去。
12．如权利要求3的半导体集成电路器件，其特征在于，所述预定的扩散条件是包含所述氢和惰性气体的混合气体的大气压，摄氏400度数量级的温度，30分钟数量级的时间段和800纳米数量级的所述层间绝缘层(28/31；57/59)的厚度，并且所述临界距离在100微米的数量级。
13．一种制造半导体集成电路器件的方法，包括下列步骤a)制备中间半导体结构；b)制造具有边界的至少一个电路元件(24/25/26/27；53/54/55/56)，表面态发生在所述边界处；c)用层间绝缘层(28/31；57/59)覆盖所述至少一个电路元件，所述层间绝缘层由可透过用于减少所述表面态的化学物种的第一材料形成；d)在所述层间绝缘层上淀积几乎不可透过所述化学物种的第二材料；e)将所述第二材料的层图形化成阻挡层(35；64)；以及f)在预定扩散条件下用所述化学物种处理所获得的所述步骤e)的结构，从而减少所述表面态，其特征在于，在所述步骤e)中在所述阻挡层(35；64)中形成至少一个开口(36；65)，并且，所述至少一个开口(36；65)与所述障碍的外周边外部的所述层间绝缘层的暴露表面一起为所述化学物种提供通道，并使所述边界以等于或小于临界距离的距离与所述通道隔开，所述临界距离是沿与所述障碍平行的方向测量的，并且是根据在所述预定的扩散条件下所述化学物种的扩散长度确定的。
14．如权利要求13的方法，其特征在于，所述至少一个电路元件是与用于形成动态随机存取存储单元的存储电容器(33/34/35；62/63/64)串联的场效应晶体管(24/25/26/27；53/54/55/56)。
15．如权利要求13的方法，其特征在于，所述第一材料和所述第二材料是氧化硅和选自由多晶硅、金属和合金构成的一组物质的材料，并且所述化学物种是氢。
16．如权利要求15的方法，其特征在于，所述预定的扩散条件是包含所述氢和惰性气体的混合气体的大气压，摄氏400度数量级的温度，30分钟数量级的时间段，和800纳米数量级的所述层间绝缘层的厚度，并且所述临界距离为100微米的数量级。
全文摘要
在位线(30)上方具有存储电容器类型的半导体动态随机存取存储器件中包含的存储单元的存储电容器(33/34/35)之间共享单元板电极(35),并以这样的方式在单元板电极中形成切口(36),即,沟道区和栅氧化层(24)之间的边界以等于或小于根据层间绝缘层中氢的扩散长度确定的临界距离的距离与单元板电极的外周边和切口水平地隔开,由此使氢必然能够到达该边界,以便减少表面态的密度。
文档编号H01L27/108GK1220495SQ9812568
公开日1999年6月23日 申请日期1998年12月21日 优先权日1997年12月19日
发明者大石三真 申请人:日本电气株式会社