专利名称：具有弯曲栅电极的半导体器件及其制造工艺的制作方法
技术领域：
本发明涉及一种具有弯曲栅的半导体器件，特别涉及一种具有带弯曲栅的MOSFET的半导体器件。
具有弯曲栅的MOSFET已用来满足生产、特性和布局的要求。如
图12所示，为了在有源区中形成杂质注入区39a和39b，当利用栅极33作掩模稍微倾斜地进行离子注入时，栅极33和杂质注入区39a之间留下了非注入区，结果，在区39a和39b间出现了不对称。因此，JP-A-2-250332中披露了以弯曲90°的形状在有源区34上形成栅电极33时，如图13所示，甚至在稍微倾斜地进行离子注入时，栅电极33附近不会出现阴影，并且对称性得到改善。
大栅极宽度引起了沟道区电阻减小，并因而提高了信号的传输速度。因此，利用弯曲栅可以在窄的区域中具有大栅极宽度，这增大了MOSFET布局的自由度。
如图14所示，由于弯曲栅，栅极宽度较大，并且还可以确保接触和栅电极间的很小距离，从而可以得到减小的寄生电阻。即，形成数个接触(图14中由接触35b表示)，用于减小寄生电阻，然而，利用弯曲栅，通过利用弯曲栅的弯曲部分内的有源区34c中的一个接触35a，可以得到减小的寄生电阻。另外，图14中，有源区34c的面积是有源区34d(位于弯曲栅弯曲部分外部)面积的1/3；因此，有源区34c相对于半导体衬底的寄生电阻可以减小到有源区34d的1/3。
弯曲栅和有源区间的位置关系是这样的，使有源区34和元件隔离区36的边界37以直角与栅电极33相交，如图13所示。
然而，在弯曲栅和有源区间有这种位置关系时，在形成元件隔离区36和有源区的最终确定或形成栅极33过程中发生掩模对不准时，栅极33与有源区的相对位置关系向着有源区34a偏移(在没有对不准时)，及向着有源区34b偏移(在发生了对不准时)，如图15所示；结果，所形成的沟道宽度就与布局宽度不同，不能得到想要的晶体管特性。
如图16所示，在为满足布局的要求对称地形成每个都具有弯曲栅的两个MOSFET时，及发生对准不时，左边MOSFET的栅极宽度减小，相反右边MOSFET的栅极宽度增大。晶体管的平衡特性受损。
为了解决现有技术的上述问题，完成了本发明。本发明的一个目的是提供一种半导体器件，其中栅极宽度的变化很小，因而甚至在MOSFET的栅极和有源区的相对位置发生偏移时，特性变化也很小。
本发明提供一种半导体器件，包括半导体衬底上的元件隔离区、有源区和有源区上具有弯曲角为θ的弯曲部分的栅极，其中元件隔离区和有源区间的边界与栅电极相交，以便在所说交叉发生处的边界线段大致平行于栅电极弯曲部分的弯曲角θ的平分线。
本发明还提供一种制造半导体器件的工艺，所说半导体器件包括半导体衬底上的元件隔离区、有源区和有源区上具有弯曲角为θ的弯曲部分的栅电极，其中所说工艺包括以下步骤在半导体衬底的预定区域上形成一掩模，该掩模具有使掩模的周线与在以后步骤将形成的栅电极相交，并且发生交叉处的掩模周线的线段大致平行于栅电极弯曲部分的弯曲角θ的平分线的形状；在半导体衬底的未被所说掩模覆盖的区域上形成元件隔离区，从而确定有源区；去掉所说掩模，然后形成具有弯曲部分的栅电极；以及利用栅极作掩模进行离子注入，在有源区中形成杂质注入区。
图1展示了本发明半导体器件的元件隔离区、有源区和栅极间的位置关系。
图2展示了本发明半导体器件的栅电极与元件隔离区和有源区的边界间的位置关系。
图3展示了本发明半导体器件的元件隔离区、有源区、其边界和栅电极间的位置关系。
图4是展示本发明半导体器件的平面图。
图5是展示本发明半导体器件的制造步骤的示图((a)平面图，(b)剖面图)。
图6是展示本发明半导体器件的制造步骤的剖面图。
图7是展示本发明半导体器件的制造步骤的剖面图。
图8是展示本发明半导体器件的制造步骤的视图((a)平面图，(b)剖面图)。
图9是展示本发明半导体器件的制造步骤的剖面图。
图10是展示本发明半导体器件的制造步骤的剖面图。
图11是展示本发明半导体器件的制造步骤的剖面图。
图12是展示在倾斜地进行离子注入时不对称形成的离子注入区的示图。
图13是展示弯曲栅电极和有源区间常规位置关系的视图。
图14是展示弯曲栅电极、接触和有源区间的常规位置关系的视图。
图15是展示没发生对不准和发生对不准两种情况下弯曲栅电极和有源区间的常规位置关系的视图。
图16是展示在常规半导体器件中对称地设置两个弯曲栅电极时，弯曲栅电极和有源区间的位置关系的视图。
这些视图中，1是硅衬底；2是掩模；3是栅电极；4是有源区；4a是没有对不准时的有源区；4b是发生对不准时的有源区；5是层间绝缘膜；6是元件隔离区；7是边界；8是线段；9是杂质注入区；10是平分线；11是布线；12是接触。
图1是展示本发明半导体器件的元件隔离区、有源区和栅电极间位置关系的平面图。如图1所示，栅电极3形成为在有源区(4a或4b)和元件隔离区6之上延伸。两维观察时，有源区和元件隔离区的边界与栅极相交。如图2所示，所说交叉发生处的边界7的线段8大致平行于栅电极3弯曲的弯曲角θ的平分线10。
在上述位置关系中，如图1所示，在形成元件隔离区时，即使有源区的位置从布局位置(有源区4a)偏移到不同位置(有源区4b)，并且有源区和栅电极间的相对位置已改变时，有源区中的栅电极宽度(平面图中)仍没有改变或有很小改变。
在本发明中，栅电极可以有一个弯曲部分或两个以上弯曲部分，如图3(a)和图3(b)所示。这些情况下，栅电极弯曲的弯曲角θ是每个皆与有源区和元件隔离区的边界相交的两个电极部分形成的角度，如图3(a)和3(b)所示。顺便提及，必要时，栅极可以具有在有源区外的弯曲部分；然而，这种弯曲部分与本发明的有关弯曲部分无任何关系。
在栅极弯曲的弯曲角θ为90°时，本发明呈现最好效果。如图3(c)所示，在弯曲角θ为钝角时，本发明的效果也是有效的；这种情况下，允许由边界7与栅电极相交形成的边界7的线段8大致平行于弯曲角θ的平分线。在弯曲角θ为锐角时也同样适用。
平分线10和线段8形成为尽可能平行。例如，如果平分线10和线段8形成的夹角在±10°范围内，则该夹角一般是可接受的；但该角最好在±5°范围内。
有源区的形状不必为图1所示的矩形。该形状可以是除此之外的其它形状，甚至在有源区发生偏移时，只要有源区和元件隔离区的边界相对栅电极弯曲的弯曲角θ的平分线仍具有所要求的夹角(大致平行)即可。在这种形状时，边界的上述线段可以相对于栅电极弯曲的弯曲角θ的平分线总是具有需要的夹角(大致平行)。实施例下面以实施例更详细地介绍本发明。通过结合沿图4的线A-A’剖取的各剖面图介绍其制造工艺，介绍具有弯曲角θ为90°的栅电极的半导体器件，例如图4(平面图)所示。
如图5[(a)平面图，(b)剖面图]所示，用例如由氮化硅膜构成的掩模2覆盖硅衬底1的预定区域。然后，如图6(剖面图)所示，对硅衬底表面进行局部氧化，以形成LOCOS氧化膜，即，元件隔离区6。所说掩模用于有源区的确定，在本实施例中，允许矩形掩模的长边变得大致平行于将在以后形成的具有弯曲部分的栅电极的弯曲角θ的平分线。
去掉掩模2(图7)，然后，对所得衬底表面进行热氧化。在其上淀积如多晶硅等物质，并按具有弯曲部分的形状构图之，以形成栅电极3。利用栅极3作掩模，进行离子注入，以在有源区中形成杂质注入区9，如图8[(a)平面图，(b)剖面图]所示。在本发明中，甚至在用于形成栅电极的掩模图形与用于形成元件隔离区的掩模图形的相对位置发生偏移时，有源区上的栅电极的宽度仍保持不改变；因此，栅极宽度没有变化。
接着，如图9所示，形成层间绝缘膜5。然后，如图10所示，在层间绝缘膜5中形成接触12。此后，形成金属膜，并进行构图，以形成布线11，如图11所示，从而完成了半导体器件。
根据本发明，可以提供一种半导体器件，其源或漏的寄生电阻和寄生电容很小，甚至在MOSFET的栅电极和有源区的相对位置偏移时，栅极宽度的变化也很小，因而特性的偏差也很小；还提供制造这种半导体器件的工艺。
权利要求
1．一种半导体器件，包括半导体衬底上的元件隔离区、有源区和有源区上具有弯曲角为θ的弯曲部分的栅电极，其中元件隔离区和有源区间的边界与栅电极相交，使得在所说交叉发生处的边界线段大致平行于栅极弯曲部分的弯曲角θ的平分线。
2．根据权利要求1的半导体器件，其中弯曲部分的弯曲角θ为90°。
3．根据权利要求1的半导体器件，其中所说线段和所说平分线形成的夹角在±10°范围内。
4．根据权利要求2的半导体器件，其中所说线段和所说平分线形成的夹角在±10°范围内。
5．一种制造半导体器件的工艺，所说半导体器件包括半导体衬底上的元件隔离区、有源区和有源区上具有弯曲角为θ的弯曲部分的栅极，其中所说工艺包括以下步骤在半导体衬底的预定区域上形成一掩模，该掩模具有使掩模的周线与在以后步骤将形成的栅电极相交，并且发生交叉处的掩模周线的线段大致平行于栅电极弯曲部分的弯曲角θ的平分线的形状；在半导体衬底的未被所说掩模覆盖的区域上形成元件隔离区，从而确定有源区；去掉所说掩模，然后形成具有弯曲部分的栅电极；及利用栅电极作掩模进行离子注入，在有源区中形成杂质注入区。
6．根据权利要求4的工艺，其中弯曲部分的弯曲角θ为90°。
7．根据权利要求5的工艺，其中所说线段和所说平分线形成的夹角在±10°范围内。
8．根据权利要求6的工艺，其中所说线段和所说平分线形成的夹角在±10°范围内。
全文摘要
一种半导体器件包括半导体衬底上的元件隔离区、有源区和有源区上具有弯曲角为θ的弯曲部分的栅极,其中元件隔离区和有源区间的边界与栅极相交,使得在所说交叉发生处的边界线段大致平行于栅极弯曲部分的弯曲角θ的平分线。在该半导体器件中,甚至在MOSFET的栅极和有源区的相对位置稍微偏移时,栅极宽度的变化也很小,因而特性的变化也很小。
文档编号H01L21/8234GK1236189SQ9910729
公开日1999年11月24日 申请日期1999年5月14日 优先权日1998年5月14日
发明者高桥寿史, 熊本景太 申请人:日本电气株式会社