专利名称：具有改良形成端子构造的晶片元件的制作方法
技术领域：
本实用新型涉及一种改进的晶片元件(chips，包含晶片电容及电感等)，特别是指提供一种具有改良形成端子构造的晶片元件，以改进传统晶片元件的缺陷，使其能达到具有较佳连着结合强度、厚度均匀、边线平齐、提高接触效果及品质稳定持久、不易氧化的增进功效性，与具备低污染、低成本及适于大量生产的产业上利用价值。
传统晶片元件的端子形成构造是将其本体两端头以沾银导接陶瓷内部的电容或电感的内电极，再在沾银层外部以传统电镀方式依序镀着形成有镀镍层及锡铅合金层。由于采用沾银导接方式，很容易产生针孔、厚度不均匀及边缘不齐的情况，导致与端头之间的连着结合力差、与内电极接触不良等品质不稳定的缺陷。而且，以沾银配合传统电镀方式所制成的端子，会造成电镀污染，电镀表面易氧化，保存时间较短等问题。
本实用新型的主要目的是提供一种具有改良形成端子构造的晶片元件。藉由对晶片元件本体全表面的真空溅镀，以依序形成内保护镀层及外锡铅合金镀着层，再经对中央部位蚀刻清除上述两层镀着层，以形成有矩形体中央绝缘部及相互对称与平行的镀层端子，以便能达到下列增进功效性与产业利用价值(1)镀层端子厚度均匀，蚀刻后边线平齐，不但品质稳定优良，且能提高其与内电极的接触效果。(2)由于在真空洁净的环境进行真空溅镀，镀层端子的镀着层与本体端头间连着结合强度高，不易脱落。(3)镀层端子表面不易氧化，相对增长储存时间。(4)可改善传统电镀污染问题，符合环保需求。(5)具有制造过程简化，较省时省工与降低成本的优点，能提高产品竞争力。(6)利于自动化大量生产，且品质稳定性高与易于控制，符合产业上利用需求。
本实用新型是这样实现的包含有呈长方体的本体及形成于本体两端头的镀层端子，其特征在于上述镀层端子具有一包复镀着于本体端头五面的内保护镀层，与包复镀着于内保护镀层外部的外锡铅合金镀着层；以及，上述内保护镀层及外锡铅合金镀着层是以真空溅镀方式依序镀着于晶片元件本体全表面外部，再经对中央部位蚀刻清除内保护镀层及外锡铅合金镀层，以形成矩形体中央绝缘部及相互对称与平行的镀层端子。
其中内保护镀层的镀复材料为铜或镍或其它耐高温导电金属。
本实用新型是在本体两端头各形成有镀层端子，此镀层端子具有一包复镀着于本体端头五面的内保护镀层，与包复镀着于内保护镀层外部的外锡铅合金镀着层；以及，上述内保护镀层及外锡铅合金镀着层为以真空溅镀方式依序镀着于晶片元件本体全表面外部，再经对中央部位蚀刻清除内保护镀层及外锡铅合金镀着层，以形成矩形体中央绝缘部及相互对称与平行的镀层端子。其能达到较佳连着结合强度、厚度均匀、边线平齐、提高接触效果及品质稳定持久、不易氧化的功效，与具备低污染、低成本及适于大量生产的产业上利用价值。
下面配合附图，对本实用新型的具体实施例详细说明其构造与功效
图1为本实用新型的晶片元件实施例立体图。
图2为依照图1的2-2剖切线及箭头指示方向视得的纵向剖面图。
图3为依照图1的3-3剖切线及箭头指示方向视得的横向剖面图。
图4为本实用新型的晶片元件在全镀层状态的部分剖视立体图。
图5为依照图4的5-5剖切线及箭头指示方向视得的纵向剖面图。
图6为在晶片元件中央部位蚀刻形成中央绝缘部及双镀层端子的剖面示意图。
请参阅图1至图3，本实用新型的晶片元件，包括有呈长方体状的本体1及形成本体1两端头11的镀层端子2。该镀层端子2具有一包复镀着于本体端头11五面的内保护镀层21，与包复镀着于内保护镀层21外部的外锡铅合金着镀层22。该内保护镀层21的镀着材料可为铜或镍或其它耐高温导电金属。
如图4至图6所示，上述内保护镀层21及外锡铅合金镀着层22是以真空溅镀方式(属传统的一种低污染真空电镀方式)依序镀着在晶片元件本体1全表面外部(如图4及图5所示)，再经对中央部位以化学蚀刻方式清除内保护镀层21及外锡铅合金镀着层22，以形成矩形体中央绝缘部12及相互对称与平行的镀层端子2(如图1及图6所示)。
以下为传统晶片元件端子构造与本实用新型形成的端子构造在制造过程上的比较表(1)本实用新型运用真空溅镀的优点及其成熟技术和蚀刻技巧，以改变传统外部电极制造过程的缺点，使制造过程大幅简化。
(2)差异说明传统外部电极制造过程有下列缺点，沾银产生针孔、厚度不均、拉力不足、接触不良。电镀产生污染、镀层厚度不均、保存时效短、降低端子拉力。本实用新型形成的端子构造以真空溅镀方式，除不再发生沾银工序的缺点，也显著地大幅改善传统电镀的缺陷。
请参阅图1至图3，由以上说明可知，本实用新型的两个镀层端子2是以真空溅镀方式镀着及蚀刻清除连接中段而形成，因此不仅与本体1的端头11之间具有高连着结合强度，且镀着层厚度均匀，蚀刻后边线平齐，能提高接触与导通效果，更能以自动化大量生产、降低电镀污染程度，与简化制造过程、节省成本与提高产能。
权利要求1.一种具有改良形成端子构造的晶片元件，包含有呈长方体的本体及形成于本体两端头的镀层端子，其特征在于上述镀层端子具有一包复镀着于本体端头五面的内保护镀层，与包复镀着于内保护镀层外部的外锡铅合金镀着层；以及，上述内保护镀层及外锡铅合金镀着层是以真空溅镀方式依序镀着于晶片元件本体全表面外部，再经对中央部位蚀刻清除内保护镀层及外锡铅合金镀着层，以形成矩形体中央绝缘部及相互对称与平行的镀层端子。
2.如权利要求1所述的具有改良形成端子构造的晶片元件，其特征在于其中内保护镀层的镀复材料为铜或镍或其它耐高温导电金属。
专利摘要一种具有改良形成端子构造的晶片元件,是在本体两端头各形成有镀层端子,此镀层端子具有一包覆镀着于本体端头五面的内保护镀层,与包覆镀着于内保护镀层外部的外锡铅合金镀着层;上述内保护镀层及外锡铅合金镀着层是以真空溅镀方式依序镀着于晶片元件本体全表面外部,再经对中央部位蚀刻清除内保护镀层及外锡铅合金镀着层,以形成矩形体中央绝缘部及相互对称与平行的镀层端子;具有较佳连着结合强度、厚度均匀、边线平齐、提高接触效果及品质稳定持久、不易氧化的功效。
文档编号H01G4/228GK2398717SQ99244908
公开日2000年9月27日 申请日期1999年9月21日 优先权日1999年9月21日
发明者王弘光 申请人:青业电子工业股份有限公司