专利名称：用于零电压开关的绝缘栅双极晶体管的制作方法
技术领域：
本发明一般涉及半导体开关器件，特别涉及最适于零电压开关(ZVS)的绝缘栅双极晶体管(IGBT)。
目前市场可买到的IGBT一般有两种类型，即穿通(PT)和非穿通(NPT)型。PT IGBT一般用“寿命限制层”来在截止时间和正向电压降间形成最大程度的折衷。(所属领域已知寿命限制为注入到硅中用以缩短其寿命的外部元素)。NPT IGBT一般用薄P+集电层减少注入到漂移层的电荷数量。PT IGBT具有用作少子注入限制层的缓冲层，允许漂移层的厚度减小。基本上说，缓冲层作为少子的势垒，还允许器件中的电场终止于其边缘，从而增大电压／长度比。因此，对于给定电压，例如600V，具有缓冲层的PT IGBT需要约60-80微米的硅以阻挡电压，而没有缓冲层的NPT IGBT需要100-120微米的硅以阻挡同一电压。
PT和NPT IGBT对于硬开关工作来说都是最佳的。然而，在以高开关频率硬开关时，ZVS(零电压开关，即用器件上的零电压开关)特别是在转换器应用中具有明显的工作优点。这些优点包括明显减小了开关损耗，具有较高开关频率的工作、低电磁干扰、低器件电压和电流应力、较安全的工作区和低成本热控制系统。
因此，希望提供一种最适用于ZVS工作和应用的IGBT结构。
IGBT最适于ZVS工作，因此显著减少了ZVS工作期间的开关损耗。实际上，ZVS IGBT最适于作为具有很小双极晶体管元件的MOSFET工作。通过减少传导时注入到器件中的少子数量，可以减少开关损耗。此外，ZVS IGBT结构允许工作温度升高时存储的电荷少量增加，允许器件在较高的温度下以较低开关损耗工作。
ZVS IGBT具有非常薄的P+集电层，发射效率即基区中空穴电流与总发射电流之比非常低。P+IGBT集电区的掺杂设计成减小IGBT的正向压降，同时不增大存储在其漂移层中的总电荷。包括较薄的缓冲层，以便能够减小漂移层的厚度，并减小正向压降。设计缓冲层的厚度和掺杂只允许存在电导率调制所需要的少子数量。
在漂移层主体中没有提供寿命限制层，而只在P+／N-集电区界面的边缘，以便更多的少子发生复合，同时仍保持低电压，从而减少开关损耗。ZVS IGBT构成为在低温下，使得截止期间从IGBT的PNP双极晶体管的P+集电区反向注入的空穴，允许一些少子向IGBT的P+集电区扫去，减小电流尾部的幅度。为实现较高温下反向注入的优点，应减小ZVS IGBT的PNP双极晶体管的增益。此外，小心设置的P+分流区用于进一步减少存储在漂移层中的存储少子的数量。有利的是，在高开关频率下，用这种最佳ZVS IGBT结构实现ZVS需要的缓冲电容器的尺寸显著减小，另外，对于某些应用来说，可能包括器件自身的寄生电容。
图1示出了典型的PT IGBT结构。
图2示出了典型的NPT IGBT结构。
图3示意性示出了ZVS测试设置；图4和5分别是NPT和PT开关波形图；图6和7分别是例如图1所示结构等IGBT PT结构的硬开关和ZVS波形图；图8是根据本发明优选实施例的ZVS IGBT结构；图9是根据本发明优选实施例的ZVS IGBT结构的另一实施例。
图1示出了典型的PT IGBT结构10，该结构10包括具有栅12和源13的MOSFET部分11；具有发射极15、基极16和集电极17的双极晶体管部分14。PT IGBT 10还包括用作少子注入限制层的缓冲层18，允许小部分漂移区(或层)20的厚度用于给定电压。该PTIGBT使用寿命限制层，在截止时间和正向压降间形成最大折衷。
图2示出了一种典型NPT IGBT结构30，该结构包括包括栅32和源33的MOSFET部分31，包括发射极35、基极36和集电极37的双极晶体管部分34。如图所示，NPT IGBT具有薄P+集电层38，用于减少注入到漂移层40中的电荷数量。
图3示出了用于在ZVS条件下测试从市场上买到的PT和NPTIGBT和测试根据本发明优选实施例新IGBT结构的测试设置50。被测器件(DUT)由数字52表示，图中示出了它与用于驱动该器件的栅驱动54耦合。
此外，被测器件与二极管56和电容器(C)58并联。输入DC电压源Vin由数字60表示，它与输入电感62串联，输入电感62的另一端子与被测器件的集电极连接。二极管64的阳极也与被测器件的集电极连接，二极管64的阴极与输出dc源(Vout)66连接。
图4和5分别示出了利用图3的测试装置，在800V、1000A和75℃的温度下，在缓冲电容值C=．94μF测试时，市场上买到的NPT和PT IGBT的开关损耗波形(电压Vd和电流Id)。如图所示，在ZVS条件下，这些器件在器件截止时存在电流尾部70。该电流尾部是注入到漂移层的少子的数量多造成的。对于PT IGBT来说，少子数量随温度增加，例如，在温度从25℃变到125℃时，损耗增大3倍。对于NPTIGBT来说，这种增大不明显，但例如在25℃时损耗较高。对于这两种类型的器件来说，损耗通常较高，在例如20-100KHz的高开关频率下会引起相当大的功耗。
从测试可知，目前市场上买到的PT和NPT IGBT有以下特点(1)在例如75-125℃等升高的结温度下，PT和NPT IGBT都具有高截止开关损耗；(2)尽管PT IGBT在低的结温度下具有较小开关损耗，但在较高的结温下开关损耗显著增大；(3)开关损耗主要是由导通时存储在器件中的电荷造成的，所说电荷表示如下Qs=L2I02Dp(1-1cosh(W/L))]]>总电荷Qs取决于负载电流I0、载流子寿命和漂移层厚度W；(4)在降低开关损耗方面，ZVS对PT IGBT比对NPT IGBT更有效；(5)缓冲电容值C增大不会导致NPT IGBT的开关损耗显著减小；(6)尽管NPT IGBT具有低发射效率，但厚漂移层抵消了这种优点，相应导致了大损耗；(7)NPT IGBT在例如25℃～72℃的低温下具有较大开关损耗，这种损耗主要是大于其PT的对应元件的电流尾部造成的。
(8)PT IGBT中MOSFET元件的电流随温度降低，导致双极元件的电流增大。双极元件的电流由器件截止时的高开关损耗所造成。
图6示出了例如图1所示PT IGBT结构的硬开关操作的典型波形。Vd表示器件上的电压，Id表示开关期间即导通和截止时通过器件的电流。图6还示出了为电压和电流乘积的开关功耗。如图所示，导通和截止损耗基本是由于开关期间的电压和电流的重叠造成的。
图7示出了例如图1所示的PT IGBT结构在ZVS操作下的电压和电流波形。截止损耗低，没有导通损耗。具体说，器件在零电压下导通，因此，没有导通损耗。器件随电压慢慢升高而截止，因此，电压和电流间只有较小重叠，所以有低功耗。由于电流增大，所以ZVS操作下的导通损耗稍微有点高。
图8示出了根据本发明优选实施例的ZVS IGBT 80，所说ZVSIGBT 80包括包括栅82和源83的MOSFET部分81；包括发射极85、基极86和集电极的双极晶体管部分84。示出了ZVS IGBT 80的栅结构包括DMOS栅结构。与NPT型器件类似，IGBT 80具有低效率的薄P+集电层88，以减少注入到漂移层90的电荷的数量。然而，不象NPT和PT结构那样，P+集电层88的掺杂适于减小IGBT的正向压降，同时不会增大漂移层内的存储电荷量。提供缓冲层92，以减小漂移层的厚度。不象缓冲层厚且重掺杂的目前市售PT IGBT那样，IGBT 80的缓冲层薄且中等掺杂。
例如，对于600V的IGBT，漂移层厚可以为约55-70微米。对于具有类似器件额定功率的NPT IGBT来说，漂移层厚度可以为约100-120微米。功率器件的例示层厚可以为40(薄)-600微米(厚)。
根据本发明优选实施例的ZVS IGBT的整个漂移层上没有使用寿命限制层。而是寿命限制层设在IGBT的PNP双极晶体管元件的P+／N-界面的边缘的区域96中。由于ZVS，所以，电压受器件(图3)上的缓冲电容器C的控制。通过在IGBT的PNP双极结的P+／N-界面处，在结构中引入一些缺陷，使更多的少子发生复合，同时保持低电压，因此导致了低开关损耗。此时，器件上的电压达到总线电压Vin，载流子大部分以无损耗的方式复合，或由增加的耗尽层扫到(即，去除)IGBT集电极。
在较低的温度下和ZVS期间，截止时，空穴从IGBT的PNP双极结的P+集电极的反向注入，允许一些少子向IGBT的P+集电集扫去，因此，减小了电流尾部的幅度。这种现象在高温时消失。然而，在最佳结构中，由于在整个漂移层上不用寿命限制层，所以通过增大IGBT的PNP双极晶体管的增益，可以实现高温下的反向注入。
漂移层的少子数量通过IGBT的寄生NPN双极晶体管而被进一步减少。具体说，在硬开关期间，通过增大集电极-发射极电压，少子从P-基极扫除即去除，但在ZVS，器件上的电压慢慢增大。因此，不能快速扫除器件中的少子。
利用小心设置的P+分流区，也可以减少存储的少子数量。具体说，两个P+区(即，P+分流区)98掩埋在N+缓冲层中，从而有助于过量少子的去除。在少子注入到漂移层的导通相，P+分流区用作从IGBT的P+集电极注入的某些少子的陷阱。在截止时，分流区用作PNP双极晶体管。这些区中的电流在截止时增大负电流的幅率，所以迫使空穴向IGBT的P+集电极反向注入。
在高开关频率时，实现ZVS需要的缓冲电容器C(图3)的尺寸显著减小。较好是根据本发明的最佳IGBT使用其自身的寄生电容，以实现ZVS。至此，IGBT适于有效地作为具非常小的双极元件的MOSFET工作。
图9示出了ZVS IGBT 100的另一实施例，其中使用沟槽栅结构102代替图8的DMOS栅结构。ZVS IGBT 100包括包括沟槽栅102和源103的MOSFET部分101；包括发射极105、基极106和集电极107的双极晶体管部分104。在ZVS下，IGBT在零电压导通。在高di／dt，观察到由于电导率调制滞后引起的高的初始正向压降；即注入使电流的增长滞后。为避免这种现象，需要快速注入空穴，这可以通过减少IGBT的P+集电极的掺杂浓度或通过加入P+分流区98来实现。(电导率调制是一种向漂移层(其具有背景掺杂的电子和空穴)注入大量电子和空穴的过程，注入的电子和空穴压倒了背景掺杂，有助于显著减小本征漂移层区的电阻，允许较小的正向压降和大电流密度)。
尽管这里展示和介绍了本发明的优选实施例，但显然，提供这些实施例只是为了例示。所属领域的技术人员可以做出许多变化、改变和替代，而不会背离这里介绍的本发明。因此，意在只由所附权利要求书的精神和范围限定本发明。
权利要求
1.一种适用于ZVS工作的IGBT，包括包括栅和源的MOSFET部分，和包括发射极、基极和集电极的双极晶体管部分；栅、源、基极和发射极位于与其上具有集电极的另一侧相对的IGBT的一侧上，漂移层位于两侧之间；所说集电极包括与漂移层的厚度相比较薄的P+层，所说P+层以预定量掺杂成使正向压降最小，同时基本上不增大漂移层中存储的总电荷；位于P+层和漂移层间的N+缓冲层，该缓冲层与漂移层相比较薄，所说漂移层具有位于P+／N-集电极界面的边缘的局部寿命限制层，在其边缘以外，漂移层内部没有寿命限制层。
2.根据权利要求1的IGBT，其中栅包括DMOS栅结构。
3.根据权利要求1的IGBT，其中栅包括沟槽栅结构。
4.根据权利要求1的IGBT，还包括在N+缓冲层内的P+分流区。
全文摘要
一种IGBT适用于ZVS工作,所以显著减少了ZVS工作期间的开关损耗。实际上,IGBT适用于作为具有非常小双极晶体管元件的MOSFET工作。通过减少传导期间注入到器件的少子数量,可以减少开关损耗。此外,该ZVS IGBT结构允许在工作温度升高时存储电荷少量增加,允许器件在较高温下以较低开关损耗工作。此外ZVS IGBT结构允许工作温度升高时存储的电荷少量增加,允许器件在较高的温度下以较低的开关损耗工作。
文档编号H01L29/78GK1290404SQ99802681
公开日2001年4月4日 申请日期1999年11月23日 优先权日1998年12月4日
发明者A·埃拉塞尔, M·J·舒滕 申请人:通用电气公司