专利名称：包括连接横向rf mos器件的源区与背侧的插头的类网状栅结构的制作方法
背景技术：
已使用各种半导体技术来建立高频功率器件。在很长时间内，其实现的较佳媒介是NPN双极型结型晶体管(BJT)。它的主要优点是可实现高的本征跨导(gm)，使得可利用小的硅面积来制造高功率器件。
随着处理技术的提高，在二十世纪七十年代早期，大量的MOSFET纵向结构开始挑战RF频率较低的BJT的统治，它们以在MOSFET中提供电流容量所需的较大硅面积为代价来获得简单的处理。其优点在于，提供给用户的MOSFET结构功率增益及坚固耐用性(定义为耐瞬变能力)较高且易于偏置。
自二十世纪七十年代早期以来，在对在高功率下进行高频操作的不断寻求中，MOSFET结构在应用中已替代了BJT，其性能具有竞争力。
近来，几个供应商已把新的已有技术的RF MOS器件推向市场。新的已有技术的RF MOS器件利用标准的横向MOS器件，该器件具有把源极连到芯片背侧从而使背侧变为电气接地和热力接地的扩散通路(diffused via)。作为自对准多晶硅栅极的制造优点与金属栅结构的高频性能的折衷，已有技术的结构还使用多晶硅化物栅极工艺。已有技术的结构已把MOS器件的操作频率扩展到2GHz的范围，继而覆盖了在商业上的重要性较大的两个频带蜂窝式和PCS／PCN移动电话频带。
通路背侧触点设计和多晶硅化物栅极设计处理技术使得已有技术的器件可达到其性能。首先，通过扩散通路把源极连接转移到芯片的背侧，简化了器件的封装，从而减少了对地的寄生电感和电阻。由于已除去封装中的电气隔离层，所以也改善了热耗散。其次，对于公共源模式的放大操作，使得RF MOS器件的输出电容可比得上BJT结构所获得的输出电容。这使得用作放大器的RF MOS器件的集电极效率得以提高且可用带宽(BW)也变宽。这种改进使得漏-源所加偏置高的横向RFMOS器件的漏-源电容(Cds)比已有技术的RF MOS器件的漏-源电容低。最后，使用多晶硅化物使得长的栅极指(gate finger)可进行有效地馈电。
就水平几何形状而言，已有技术的双极型结型晶体管(BJT)使用两个基本的几何形状叉指状几何形状和网状几何形状。叉指状BJT结构是置于基区内部的一组构成平行行的发射极极条。网状结构类似于叉指状结构，但它包括发射极极条之间的连接。
传统上，RF MOS晶体管具有带多晶硅指(栅极)的BJT叉指状水平几何形状，漏极触点位于中间，源极位于两侧。在此几何形状中，电流从源极(从底部)移向栅极以下的漏极。此结构的问题在于，电流必须馈入又长又窄的栅极。栅极长度(50-100)μ与栅极宽度(1μ)的比例约为(50-100)。当然，每平方的电阻率为0．1(Ω／平方)的金属栅极的所有部分都可被有效地馈送到非常高的频率。但是，对于(50-100平方)且每平方的电阻率为(20Ω／平方)的已有技术的多晶硅栅极指，若电阻率太高20×100=2，000Ω，则不能对栅极的不同部分进行均等地馈送。根据材料的频率和电阻率，栅极的某些部分完全不能被利用。
该问题的一个解决方案是把硅化物置于多晶硅栅极指上，即把象钨(Tg)、钛(Ti)、钴(Co)或铂(Pl)等金属置于多晶硅上。如果加上足够高的温度，则金属和多晶硅混合并形成硅化物。与多晶硅栅极相比，经硅化的栅极每平方的电阻率明显减小。实际上，钨硅化栅极每平方的电阻率为(2Ω／平方)，对于钛硅化栅极为1(Ω／平方)，对于钴硅化栅极为(1-2)(Ω／平方)，对于铂硅化栅极为(1-2)(Ω／平方)。
硅化栅极对于大范围的频率是适合的。例如，在900MHz的蜂窝式频率下，可对已有技术的RF MOS器件中的硅化栅极指进行非常有效的馈送。然而，在较高频率下，在个人通信业务器件(PCS)的操作所需的2GHz的范围内，长的硅化栅极仍旧不适合，因为它不可能被均等地馈送。此外，在约2GHz的高频下，长的指不仅具有电阻分量，而且具有相当大的电容分量，即栅极起到了分压器的作用。
因而，需要进一步改进现有的横向RF MOS器件的设计。这可通过以金属插头(plug)改进源极与硅衬底背侧的连接继而减少该连接所需的空间来实行。在制造现有的RF MOS器件时，源极到背侧的通路扩散沿侧向及向下移动，其中可使金属插头变得又深又窄。金属插头设计可使每单位的芯片面积包含更多可使用的器件有源区，增加每单位芯片面积可获得的器件输出功率，进一步减小漏-源电容(Cds)的最小值，并展宽用作放大器的器件的可用BW。
还需要通过减少硅化栅极指的长度来进一步改进高频下的已有技术RF MOS器件的水平几何形状设计。
发明内容
由于本发明可增加每单位芯片面积的RF MOS器件的封装密度，减少RF MOS器件的输出电容，提高放大器电路中所使用的RF MOS器件的可用BW，所以本发明是独特的。
由于本发明利用类网状结构来改进高频下的已有技术RF MOS器件的水平叉指状栅极几何形状的设计，所以本发明也是独特的。
本发明的一个方面旨在一种具有把芯片表面处的源区连到其背侧的插头的横向MOS结构。
在第一个较佳实施例中，横向MOS结构包括具有第一杂质浓度P-和上表面的P型半导体材料。在整个半导体材料的内部形成具有杂质浓度N的N导电类型的增强漏漂移区。在半导体材料中形成具有杂质浓度N+的N导电类型的漏区。通过氧化物部分使导电栅结构与半导体材料的上表面绝缘，继而导电栅结构叠置在N增强区上。N增强区在N漏区与导电栅之间延伸。在半导体材料中与栅结构相对的一侧中形成P导电类型的体区。体区具有杂质浓度P，它等于或大于第一杂质浓度P-。体区包括位于导电栅结构下面的第一末端(end)。具有第一导电类型P的半导体材料的其余部分位于栅结构下面。在此半导体材料上形成具有第二导电类型N的第四区域。第四区域位于体区内。第四区域形成MOS结构的源区。在半导体材料中还形成具有第一导电类型P的第五区域。具有杂质浓度P+的第五区域形成MOS结构的源区中的体区接触增强。第五区域的杂质浓度P+大于体区的杂质浓度P。第五区域位于体区内。最后，在半导体材料的源区中形成导电插头区。
在连接结构的第一较佳实施例的一个实施例中，导电插头区把半导体材料的源区和体区连到MOS结构的背侧。
在连接结构的第一较佳实施例的另一个实施例中，导电插头区把半导体材料的源区表面和体区的侧向表面连到横向MOS结构的高度导电衬底。
在第二个较佳实施例中，横向MOS结构包括具有第一杂质浓度P-和上表面的P型半导体材料。在整个半导体材料的内部形成具有杂质浓度N的N导电类型的增强漏漂移区。在半导体材料中形成具有杂质浓度N+的N导电类型的漏区。通过氧化物部分使导电栅与半导体材料的上表面绝缘，继而导电栅叠置在N增强区上。N增强区在N漏区与导电栅之间延伸。在横向MOS结构的半导体材料中形成P导电类型的体区。体区具有杂质浓度P，它等于或大于第一杂质浓度P-。体区包括位于导电栅下面的第一末端。具有第一导电类型P的半导体材料的其余部分位于栅极下面。在此半导体材料上形成具有第二导电类型N的第四区域。第四区域位于体区内。第四区域形成横向MOS结构的源区。在半导体材料中还形成具有第一导电类型P的第五区域。具有杂质浓度P+的第五区域形成横向MOS结构的主体接触增强区。第五区域的杂质浓度P+大于体区的杂质浓度P。第五区域位于体区内。
在第二较佳实施例中，在半导体材料中附加地形成具有第一导电类型P的第六区域。具有杂质浓度P+的第六区域形成横向MOS结构的接触区。第六区域使体区与MOS结构的高度导电衬底接触。最后，在半导体材料中形成导电插头区。导电插头区把半导体材料的背侧连到横向MOS结构的第六区域。
在横向MOS结构的一个实施例中，第四区域的杂质浓度N+等于漏区的杂质浓度N+。
导电插头可包括金属插头或硅化插头。硅化金属插头可包括钨硅化插头、钛硅化插头、钴硅化插头或铂硅化插头。
本发明的另一个方面旨在一种具有类网状栅结构的横向RF MOS晶体管。
在一个实施例中，类网状栅结构包括(1)具有第一杂质浓度和上表面的第一导电类型的半导体材料；(2)覆盖并与半导体材料的上表面绝缘的导电栅；(3)多个基本上相同的增强漏漂移区；(4)多个基本上相同的漏区；(5)多个基本上相同的体区；(6)多个基本上相同的源区；(7)多个基本上相同的主体接触增强区；(8)多个导电插头区，每个导电插头区用来把一源极和一体区连到横向RF MOS晶体管的背侧；(9)覆盖半导体材料的上表面的一层绝缘体，其中绝缘体层包括用来暴露栅极的第一多个开口以及用来暴露每个漏区的第二多个开口；(10)用来把每个暴露的漏区连到RF MOS晶体管的第一侧的第一多个金属指；以及(11)用来把暴露的栅区连到RF MOS晶体管的第二侧的第二多个金属指。
此外，本发明的再一个方面旨在一种横向RF MOS晶体管的顶部类网状栅结构。
在一个实施例中，顶部类网状结构包括(1)具有多个基本上相同的栅极位置的导电栅；(2)多个基本上相同的漏区；(3)多个基本上相同的源区；(4)多个基本上相同的导电插头区，每个导电插头区用来把一源区连到横向RF MOS晶体管的背侧；(5)用来把每个漏极位置连到RF MOS晶体管的第一侧的第一多个金属指；以及(6)用来把每个栅极位置连到RF MOS晶体管的第二侧的第二多个金属指。
至少一个基本上相同的栅极部分可近似于菱形、圆形或正方形。至少一个基本上相同的漏极部分也可近似于菱形、圆形或正方形。
附图概述
图1A示出具有耗尽和感应沟道以及加上正电压VGS的理想化NMOS器件的剖面图。
图1B是小信号MOS晶体管的等效电路。
图1C是横向RF MOS器件的已有技术结构的示意图。
图1D示出横向RF MOS晶体管的简化的插头接触结构的侧视图。
图1E示出横向RF MOS晶体管的插头接触结构的详细侧视图。
图2示出插头接触结构的侧视图，其中导电插头区把半导体材料的源区的上表面和侧向表面连到MOS结构的高度导电的衬底。
图3是MOS结构的侧视图，其中V形导电插头区把半导体材料的源区的上表面和侧向表面连到MOS结构的背侧。
图4示出MOS结构的侧视图，其中X形导电插头区把半导体材料的源区的上表面和侧向表面连到MOS结构的背侧。
图5示是MOS结构的侧视图，其中导电插头区把半导体材料的背侧连到MOS结构的扩散形成的源区。
图6A示出包括源极与背侧之间的插头连接的本发明的横向RF MOS器件的类网状结构的一个元件的剖面图。
图6B示出本发明的RF MOS器件的类网状结构的俯视图，示出多个漏区、包括多个导电插头的多个源区以及导电栅。
图7示出本发明的RF MOS器件的类网状结构的实际俯视图，示出第一多个金属指如何连接每个漏区以及示出第二多个金属指如何连接每个栅极触点。
图8示出完整的RF MOS晶体管阵列的实际俯视图。
本发明的较佳实施方式在图1A中示出具有耗尽和感应沟道且加上正电压VGS的理想化NMOS器件的截面图。对于完整的参考，请见1993年由John Wiley & Sons股份有限公司出版的Paul Gray和Robert Meyer的“模拟集成电路的分析和设计”。
在典型的NMOS器件的大信号模型中，我们考虑如图1A所示，接地的衬底、源极和漏极和加到栅极的正电压VGS(栅极(20)与衬底(14)之间)。栅极和衬底形成电容器板，以二氧化硅(SiO2)层(18)作为电介质。正电荷积累在栅极上，而负电荷积累在衬底中。最初，栅极下耗尽区(12)的产生继而对空穴的排斥表明P型衬底中有负电荷。氧化物下的耗尽层宽度X为X=(2∈φ／qNA)1／2(1)这里，φ为氧化物-硅界面处耗尽层中的电势，NA(原子／cm3)是p型衬底的掺杂密度(假设恒定)，ε为硅的介电常数。在此耗尽区中每单位面积的电荷为Q=qNAX=√(2qNA∈φ) (2)当硅中的电势达到等于Fermi能级φf～0．3V的两倍的临界值时，发生了公知为“反型(inversion)”的现象。此外，栅极电压的增加对耗尽层宽度未造成进一步的变化，而是在正好位于氧化物以下的耗尽层中感应出一薄层的电子。这样产生了具有源(24)和漏(22)区的连续n型区域(16)，它是源和漏之间的导电沟道。可通过增加或减少栅极电压来调节沟道(16)。当存在反型层且没有衬底偏置时，耗尽层包含固定的电荷Qbo=√(2qNA∈φf) (3)如果把衬底偏置电压VSB(对于n沟道器件而言，源极为正)加到源极和衬底之间，则产生反型所需的电势变为(2φf+VSB)，存储在耗尽区中的电荷一般为Qb=√(2qNA∈(2φf+VSB) (4)产生反型层所需的栅极电压VGS叫做阈值电压Vt，可如下进行计算。此电压由几个分量构成。第一，需要维持耗尽层电荷Qb的电压2φf+(Qb／C0x)]，这里C0x为每单面积的栅氧化物的电容。第二，在栅金属与此硅之间存在功函数差φms。第三，在硅界面的氧化物中总是存在电荷密度Qss(正)。这是由Si-SiO2界面处的晶体不连续引起的，它必须通过栅极电压分配(-)Qss／C0x来补偿。因而，我们有以下阈值电压Vt=φms+2φf+(Qb／C0x)-Qss／C0x(5)=Vt0+γ(√2φf+VSB-√2φf)这里，γ=(1／C0x)√2qNAε，C0x=ε0x／t0x，ε0x和t0x分别为氧化物的介电常数和厚度。
可使用在前的大信号公式来得出MOS晶体管的饱和或夹断区的小信号模型。源极-衬底电压VBS影响阈值电压Vt(公式5)继而影响漏极电流ID。这是由于起到第二栅极的作用的衬底的影响，这叫做体效应(body effect)。结果，漏极电流ID为VGS和VBS的函数，在图1B所示的小信号模型(40)中需要两个跨导发生器(54)和(52)。从源极到体的电压Vbs的变化引起电流gmbVbs从漏极流到源极。此理想化横向MOS器件的衬底是我们在横向RF MOS器件中叫做“体区”的区域，它总是连到最负的电源电压，因此它是交流接地。因而，在这些实施例中，“体”效应没有作用。
应包括由沟道接触区引起的与模型的源和漏串联的寄生电阻。这些电阻与沟道宽度W有反比关系，对于W为大约1μ的器件，这些电阻的值通常为50到100Ω。
可从NMOS器件的Ⅰ-Ⅴ特性来确定图1B的小信号模型(40)的参数。对于漏极与衬底VDS之间的电压较之Early电压VA低的情况，跨导gm为gm=√2k＇(W／L)ID(6)这里，k＇=μnC0x，μn是沟道中的平均电子迁移率，L和W为沟道的长度和宽度。因而，类似于JFET而不同于双极型晶体管，MOS的跨导与偏置电流和W／L之比有关(也与氧化物厚度通路k＇)有关。
类似地，可如下来表达跨导gmb(52)gmb=[γ√2k＇(W／L)ID／(√2(2φf+VSB))]可如下来表达小信号输出电阻r0(50)r0=(∂ID/∂VDS)-1=(VA/ID)------(8)]]>图1B的栅-源电容Cgs(42)对于饱和区中的器件操作是固有的。另一方面，通过已有技术器件中的金属指或本发明结构中的源极插头来短接衬底-源电容Csb(46)，漏-源电容Cdb(48)为等于漏-源Cds电容的寄生耗尽区电容。因此，对于横向RF MOS结构Csb=0 (9)以及Cdb=Cdb0／(√(1+VDB／φ0))=Cds0／√(1+VDB／φ0))=Cds(10)由等效电路中的电容元件来控制横向RF MOS器件的高频增益。实际上，最常见的是通过确定短路、共栅电流增益大小降到1的频率来指定横向RF MOS器件的频率容量。这叫做转移(transition)频率fT，它是在把晶体管用作放大器时晶体管的最大可用频率的量度。
由下式构成横向RF MOS的fTfT=(1／2π)gm／(Cgs+Cgd)(11)图1C所示的已有技术的结构(60)示出通过从芯片的上侧(62)引入的杂质(64)的扩散和金属指的短接使MOS结构中的源极和体区连到背侧(78)的技术。然而，此扩散不仅使上侧杂质(64)向下和向侧面移动，而且还使衬底杂质(76)向上移动，继而减少高度掺杂的衬底界面(75)与器件的漏区(72)之间的距离。界面(75)的这种扩散移动使得可在高电压偏置VDS下获得的最小源-漏电容Cds增加。
另一方面，图1D示出本发明的插头结构(80)的简化实施例。插头(82)通过没有扩散的原始外延层(94)厚度把源极和体区连到背侧(95)。可使连接面积(图1D的84)小，可与已有技术的扩散面积(图1C的66)相比拟。因而，可增加每平方英寸的器件密度。
使用金属插头(图1D的82)解决了两个重要的已有技术的技术问题(1)如何在小区域中形成良好的欧姆接触(2)而无需长的热处理循环。在本领域内众所周知，长的热处理循环增加了掺杂移动，继而将增加本结构中的源-漏电容Cds。
在图1E中示出本发明的横向RF MOS器件的详细源-体连接结构(160)。可在诸如RF频谱的蜂窝式和PCS区等高频应用下使用结构(160)。
如上所述(公式11)，需要在高频、高功率横向RF MOS晶体管的设计中优化的主要参数为跨导gm和极间电容Cgs、Cgd和Cds。
在本发明的插头结构中，通过制造本技术所允许的插头尺寸最小的器件来增加每单位的跨导gm。
减少极间电容(主要是Cgd和Cdb)影响了增益和效率。栅-漏电容Cgd(图1B的56)和源-漏电容Cdb(图1B的48)正比于栅极和漏区的面积(包括侧壁)。因此，通过把高度长度L减到最小以及把栅极下的漏极延伸横向扩散的插入减到最少，可获得电容Cgd的减少。通过利用本结构的漏极部分下的高电阻率材料并把漏区与源极分离，可获得电容Cds的减少。
图1E示出具有插头源-体-接触结构的横向RF MOS晶体管的详细剖面图。器件结构(160)包括包括具有外延层杂质浓度的第一导电类型的外延层(168)和上表面(182)的半导体材料。在一个实施例中，外延层的导电类型为P型，即多数载流子为空穴。外延层的杂质浓度为P--，这里(--)指示外延层(168)中空穴的杂质浓度p--与体区(180)中的空穴浓度P一样小(见以下讨论)。外延层(168)的典型尺寸为(3-10)μ。
在本发明的另一个实施例中，半导体材料(168)为第二N导电类型，具有杂质浓度N--，且包括上表面(182)。在本实施例中，多数载流子为电子。
导电栅(178)叠置在半导体材料的上表面(182)上。栅极(178)通过栅氧化物层(184)与半导体材料绝缘。栅氧化物层的尺寸为(200-700)。在一个实施例中，栅极包括多晶硅栅。
区域(172)形成RF MOS结构的增强漏漂移区。在整个半导体材料(168)内形成区域(172)。增强漏漂移区(172)具有N导电类型(如果外延层具有P导电类型，反之亦然)且杂质浓度为N。增强漏漂移区增加了RF MOS结构(160)的漏-源击穿电压Vt。增强漏区(172)的横向尺寸为(0．1-5．0)μ，纵向尺寸约为(0．2-0．5)μ。
在半导体材料(168)中还形成漏区(174)。漏区(174)具有N导电类型(如果外延层具有P导电类型，反之亦然)。漏区(174)具有杂质浓度N+，它大于增强区(172)的杂质浓度N。漏区(174)与增强区(172)接触。漏区(174)的典型尺寸为水平方向(0．5-3．0)μ，纵向为(0．1-0．3)μ。
在半导体材料中还形成RF MOS结构的体区(图1E的180)。体区(180)具有P导电类型(如果外延层具有P导电类型，反之亦然)。体区具有杂质浓度P，它等于或大于外延层(168)的杂质浓度P--。体区包括位于导电栅(178)以下的分区(subregion)(181)。位于栅极(178)下面的半导体材料的剩余部分为P导电类型(如果外延层具有P导电类型，反之亦然)。体区(180)的典型尺寸为水平方向或纵向(0．5-1．5)μ。
体区(180)包括N导电类型N(如果外延层具有P导电类型，反之亦然)并具有杂质浓度N+的源接触区(166)。源接触区(166)的典型尺寸为水平方向(0．5-1．5)μ。
体区(180)还包括P导电类型(如果外延层具有P导电类型，反之亦然)并具有杂质浓度P+的体接触区(164)，此浓度P+大于体区(180)的杂质浓度P。区域(164)的典型尺寸为纵向或水平方向(0．5-1．0)μ。
在半导体材料的源-体区中形成导电插头区(162)。
在一个实施例中，导电插头区(162)把半导体材料的源区(166)和体接触区(164)连到RF MOS结构的背侧。
在一个实施例中，如图3所示，导电插头区(214)把源区的上侧向表面(218)和体接触区(164)连到RF MOS结构(210)的高度导电衬底(216)。
在另一个实施例中，如图2所示，导电插头区(204)把源区的顶部和体接触区的侧向表面(209)连到RF MOS结构的高度导电的衬底(207)与外延层(205)之间的界面(206)。
此外，在又一个实施例中，如图4所示，导电插头区包括两个元件(244)和(246)。插头的元件(244)把源区的顶部和体接触区的侧向表面(247)连到RF MOS结构的高度导电衬底(254)与外延层(251)之间的界面(250)。元件(246)把衬底(253)的背侧(254)与RF MOS结构的衬底(253)和外延层(251)之间的界面(250)相连。
图1E的导电插头结构(160)可包括金属插头或硅化插头。
硅化插头可包括钨硅化插头、钛硅化插头、钴硅化插头或铂硅化插头。
如上所述，在图1E的横向RF MOS晶体管结构(160)中使用导电插头使得可在小面积的RF MOS器件中形成良好的欧姆接触，而没有在扩散杂质的情况下所需的长的热循环。因而，使用导电插头防止了掺杂移动的增加，而且优化了小面积的MOS器件的使用。更好地使用小面积使得设计人员能增加每平方英寸可放置的RF MOS结构的密度。
在本发明的再一个实施例中，如图5所示，横向RFMOS晶体管具有结构(280)。图5的结构(280)基本上包括图1E的结构(160)，一个主要的区别在于以图5的插头(292)和和扩散区(290)来替换图1E的插头(164)。
因此，图5的实施例(280)的讨论基本上引入以上对图1E的实施例(160)给出的讨论。
然而，附加的区域(290)需要附加的讨论。区域(290)形成插头结构的导电区。如果外延层(300)具有P导电类型，则区域(290)具有P导电类型，反之亦然。区域(290)的杂质浓度大于RF MOS结构(280)(未示出)体区的杂质浓度。区域(290)把RF MOS结构(280)的上表面和侧面(282)连到图5的结构(280)的高度导电的衬底(298)和外延层(300)之间的界面。
导电插头区(292)把衬底(298)的背侧(294)连到在RF MOS结构的半导体材料中形成的区域(290)图5的结构(280)的导电插头还可包括金属插头或硅化插头。硅化插头可包括钨硅化插头、钛硅化插头、钴硅化插头或铂硅化插头。
在图5的结构(280)中使用导电插头(292)也使得可减小RF MOS器件(284)的源极与背侧(294)的连接所需的杂质面积。因而，使用导电插头使得掺杂面积减小，使掺杂移动减少，且优化了小面积RF MOS器件的使用。此外，如上所述，更好地使用小面积使得设计人员能增加每平方英寸可放置的RF MOS有源区的密度。
如上所述，已有技术的RF MOS晶体管包括具有多晶硅指(栅极)的BJT叉指状水平几何形状，漏极触点位于中间，源极位于两侧。在此几何形状中，电子电流从源极(从底部)通过栅极以下移向漏极。此结构的问题在于，信号电流必须馈入又长又窄的栅极。栅极长度(50-100)μ与栅极宽度(1μ)的比例约为(50-100)。已有技术的RF MOS晶体管利用尺寸为(50-100)平方且每平方的电阻率为20(Ω／平方)的多个长的栅极指。此电阻率(20×100=2，000Ω)太高，从而不能把信号均等地馈入长栅极的所有部分，这是因为每个长的指都连到单个拾取(pick up)点。
本发明的RF MOS器件利用以下详细揭示的类网状结构。类网状结构利用至侧面的尺寸为(13-18)μ数量级的多个栅极区。因而，替代已有技术的RF MOS晶体管的叉指状结构(其中尺寸为(50-100)μ数量级的每个长的栅极指连到一栅极拾取点)，本发明的类网状结构利用连到多个拾取点的许多相对短的栅极(13-18)μ。(见以下详细描述)。因而，本发明的网状结构中的典型拾取点与栅极之间的距离比已有技术的叉指状结构中的典型拾取点与典型长栅极之间的距离短到十倍。
在蜂窝式(900MHz)频率处，可充分地馈送已有技术的RF MOS晶体管中所利用的硅化长栅极。本发明的RFMOS器件具有类网状结构，且利用相对短(13-18)μ的多晶硅栅极，它具有近似于200Ω的电阻率。因而，可在蜂窝式(900MHz)频率处对典型的多晶硅栅极的所有部分进行均等地馈送。因此，具有网状栅结构且利用相对短的多晶硅栅极的RF MOS器件具有利用长硅化栅极的已有技术RF MOS晶体管在蜂窝式(900MHz)频率处的性能。替代使用具有长硅化栅极的已有技术的RF MOS晶体管，使用具有相对短多晶硅栅极的RF MOS器件的好处在于多晶硅栅极比硅化栅极更容易制造这一事实。
在较高的频率下，在个人通信业务器件(PCS)的操作所需的2GHz的范围中，包括长的硅化栅极的已有技术的RF MOS晶体管是不适合的，因为不能在这些频率下对长的硅化栅极进行均等地馈送。此外，在约2GHz的高频下，长的指不仅具有电阻分量，而且还有相当大的电容分量，即栅极起到分压器的作用。
另一方面，在约2GHz的高频下，具有类网状栅结构RF MOS器件可利用硅化栅极来替代多晶硅栅极。如果把钨(Tg)、钛(Ti)、钴(Co)或铂(Pl)等金属置于多晶硅上，则可制造硅化栅极。如果加上足够高的温度，则金属和多晶硅混合并形成硅化物。与多晶硅栅极相比，经硅化的栅极每平方的电阻率明显减小。实际上，钨硅化栅极每平方的电阻率为(2Ω／平方)，对于钛硅化栅极为1(Ω／平方)，对于钴硅化栅极为(1-2)(Ω／平方)，对于铂硅化栅极为(1-2)(Ω／平方)。可在高达2GHz的高频下，对短的硅化栅极进行均等地馈送。因而，可在约2GHz的高频下使用利用短的硅化栅极的具有类网状栅结构的RF MOS器件，从而超越利用长的硅化栅极的已有技术的RF MOS器件的性能。
在图6A中示出单个RF MOS晶体管(310)的剖面图。如图8所示，RF MOS器件可包括图6A的单个RF MOS晶体管的阵列。见以下描述。
如上所述，图6A的结构(310)包括几层。第一层包括具有外延层杂质浓度的第一导电类型的外延层(324)和上表面(328)的半导体材料。
在一个实施例中，外延层的导电类型为P型，即多数载流子为空穴。外延层的杂质浓度为P--，这里(--)指示外延层(324)中空穴的杂质浓度P--与体区(318)中的空穴浓度P一样小。外延层(324)的典型尺寸为(3-10)μ。
在本发明的另一个实施例中，半导体材料(324)为第二N导电类型，具有杂质浓度N--，且包括上表面(328)。在本实施例中，多数载流子为电子。
导电栅(322)叠置在半导体材料的上表面(328)上。栅极(322)通过栅氧化物层(未示出)与半导体材料绝缘。
在一个实施例中，在蜂窝式频率下，栅极可包括多晶硅栅极。在另一个实施例中，在PCS频率下，栅极可包括硅化栅极。(见以上讨论)。硅化栅极区可包括钨硅化栅极区、钛硅化栅极区、钴硅化栅极区或铂硅化栅极区。
如图6A所示，单个RF MOS晶体管的栅极区的尺寸为(0．5-1．5)μ。如图8所示，RF MOS器件可包括图6A所示的单个RF MOS晶体管的阵列。在单个RF MOS晶体管的阵列中，栅极区形成至回路侧面的尺寸为(13-15)μ数量级的薄指回路区。
区域(324)形成RF MOS结构的增强漏漂移区。可在整个半导体材料(324)内形成区域(324)。
增强漏漂移区(324)具有N导电类型(如果外延层具有P导电类型，反之亦然)且杂质浓度为N。增强漏漂移区增加了RF MOS结构(310)的漏-源击穿电压Vt。增强漏区(324)的横向尺寸为(0．1-5．0)μ，纵向尺寸约为(0．2-0．5)μ。
在半导体材料(324)中还形成漏区(320)。漏区(320)具有N导电类型(如果外延层具有P导电类型，反之亦然)。漏区(320)具有杂质浓度N+，它大于漏增强区(324)的杂质浓度N。漏区(图6A的320)与漏增强区(324)接触。漏区(图1E的174)的典型尺寸为水平方向(0．5-3．0)μ，纵向为(0．1-0．3)μ。
体区(318)具有P导电类型(如果外延层具有P导电类型，反之亦然)。体区具有杂质浓度P，它等于或大于外延层(324)的杂质浓度P--。体区包括位于导电栅(322)以下的分区(316)。体区(318)的典型尺寸为水平方向或纵向(0．5-1．5)μ。
体区(318)包括N导电类型N(如果外延层具有P导电类型，反之亦然)并具有杂质浓度N+的源接触区(316)。源接触区(图1E的166)的典型尺寸为水平方向(0．5-1．5)μ。
在半导体材料的源区(328)中形成导电插头区(312)。
在一个实施例中，导电插头区(312)把半导体材料的源极(328)和体区(318)连到RF MOS结构的背侧(314)。
图6B示出本发明的RF MOS器件的类网状栅结构(340)的俯视图，示出多个漏区(348)、包括多个导电插头(346)的多个源区(350)、连到多个栅极拾取点(342)的导电栅的多个分离部分(344)和多个体区(347)。
至少一个导电插头区(图6B的346)可包括金属插头区或硅化插头区。硅化插头区可包括钨硅化插头区、钛硅化插头区、钴硅化插头区或铂硅化插头区。
现在，我们简要地描述本发明的类网状栅结构的制造工艺的一部分。
第一金属化工艺使得可对栅极和通路进行硅化。
在第一金属化工艺完成后，把电介质(在较佳实施例中为二氧化硅(SiO2))置于栅极的顶部以完全覆盖栅极。
通过除去特定区域处的电介质来断开对漏区和栅区的通路。不从类网状结构的上侧断开对源区或插头区的通路。
通过进行第二金属化工艺，可如此放置两组金属指，第一组指连接芯片一侧上的所有漏极，第二组指连接芯片另一侧上的所有栅极拾取点。
图7示出本发明的RF MOS器件的类网状栅结构(380)的实际俯视图，示出第一组金属指(382，384)如何把每个漏区(348)连到RF MOS器件的第一侧，以及第二组金属指(388，386，390)如何把每个栅极拾取点(342)连到RF MOS晶体管的第二侧。
图7所示的类网状栅结构的俯视图示出，整个器件的导电栅包括多个基本上相同的栅极部分(344)。
如图6B和7所示，在一个实施例中，每个基本上相同的栅极部分可近似于正方形。在另一个实施例中，每个基本上相同的栅极部分可近似于圆形。此外，在又一个实施例中，每个基本上相同的栅极部分可近似于菱形。
图7的类网状栅结构(380)还包括多个基本上相同的漏区(348)。每个漏区包括基本上相同的漏极部分。
如图6B和7所示，在一个实施例中，每个基本上相同的漏极部分可近似于正方形。在另一个实施例中，每个基本上相同的漏极部分可近似于圆形。此外，在又一个实施例中，每个基本上相同的漏极部分可近似于菱形。
因而，如图7所示，类网状栅结构导致密集的源极、栅极回路和漏区阵列。本发明的类网状栅结构使得栅极回路区比已有技术的RF MOS器件中所使用的长栅极小。因而，具有类网状栅结构的本发明的RF MOS器件使得栅极的电阻率较小，而且优化了高频下对栅结构的所有部分的馈送。
金属指在末端处连接所有的漏极及栅极触点，并把电流引向焊接区，焊线、凸起或其它封装手段在该处取得输向外部电路的其余部分的信号。
在图8中示出完整的晶体管阵列(400)实际俯视图。可选择晶体管阵列的尺寸来实现实质上任何RF电流处理能力。
为了说明本发明的原理，对其较佳实施例进行了描述，不把这些描述作为对本发明的限制，可运用本领域内的技能进行许多修改，而不背离本发明的范围。
权利要求
1．一种具有插头连接结构的横向RF MOS晶体管，包括第一导电类型的半导体材料，所述半导体材料具有第一杂质浓度和上表面；叠置在所述半导体材料的所述上表面上并与其绝缘的导电栅；在整个所述第一导电类型的所述半导体材料的内部形成的第一区域，所述第一区域为第二导电类型且具有第二杂质浓度，以形成所述RF MOS晶体管结构的增强漏漂移区；在所述半导体材料内形成的第二区域，所述第二区域为所述第二导电类型且具有比所述第二杂质浓度大的第三杂质浓度，以形成所述RF MOS晶体管的漏区，所述第二区域与所述第一区域接触；在所述半导体材料中形成的第三区域，所述第三区域为所述第一导电类型且具有第四杂质浓度，以形成所述RF MOS晶体管结构的体区，所述第四杂质浓度等于或大于所述第一杂质浓度，所述第三区域具有位于所述导电栅下面的第一末端，所述栅极下面的所述半导体材料的任何其余部分为所述第一导电类型；在所述半导体材料中形成的第四区域，所述第四区域为所述第二导电类型且具有第五杂质浓度，以形成所述RF MOS晶体管结构的源区，所述第四区域位于所述第三区域内；在所述半导体材料中形成的第五区域，所述第五区域为所述第一导电类型且具有第六杂质浓度，以形成所述RF MOS晶体管结构的接触增强区，所述第六杂质浓度大于所述第三区域的第四杂质浓度，所述第五区域位于所述第三区域中；以及在所述半导体材料的所述源区和所述体区中形成的导电插头区。
2．如权利要求1所述的横向RF MOS晶体管结构，其特征在于所述导电插头区把所述半导体材料的所述源区和所述体区连到所述结构的背侧。
3．如权利要求1所述的横向RF MOS晶体管结构，其特征在于所述导电插头区把所述半导体材料的所述源区的侧面和所述体区的侧面连到所述结构的高度导电衬底。
4．如权利要求1所述的横向RF MOS晶体管结构，其特征在于所述第一导电类型为P型。
5．如权利要求1所述的横向RF MOS晶体管结构，其特征在于所述导电插头包括金属插头。
6．如权利要求1所述的横向RF MOS晶体管结构，其特征在于所述导电插头包括硅化插头。
7．如权利要求6所述的横向RF MOS晶体管结构，其特征在于所述硅化插头包括钨硅化插头。
8．如权利要求6所述的横向RF MOS晶体管结构，其特征在于所述硅化插头包括钛硅化插头。
9．如权利要求6所述的横向RF MOS晶体管结构，其特征在于所述硅化插头包括钴硅化插头。
10．如权利要求6所述的横向RF MOS晶体管结构，其特征在于所述硅化插头包括铂硅化插头。
11．一种具有插头连接结构的横向RF MOS晶体管，包括第一导电类型的半导体材料，所述半导体材料具有第一杂质浓度和上表面；叠置在所述半导体材料的所述上表面上并与其绝缘的导电栅；在整个所述第一导电类型的所述半导体材料的内部形成的第一区域，所述第一区域为第二导电类型且具有第二杂质浓度，以形成所述横向RF MOS晶体管结构的增强漏漂移区；在所述半导体材料内形成的第二区域，所述第二区域为所述第二导电类型且具有比所述第二杂质浓度大的第三杂质浓度，以形成所述横向RF MOS晶体管结构的漏区，所述第二区域与所述第一区域接触；在所述半导体材料中形成的第三区域，所述第三区域为所述第一导电类型且具有第四杂质浓度，以形成所述RF MOS晶体管结构的体区，所述第四杂质浓度等于或大于所述第一杂质浓度，所述第三区域具有位于所述导电栅下面的第一末端，所述栅极下面的所述半导体材料的任何其余部分为所述第一导电类型；在所述半导体材料中形成的第四区域，所述第四区域为所述第二导电类型且具有第五杂质浓度，以形成所述RF MOS晶体管结构的源区，所述第四区域位于所述第三区域内；在所述半导体材料中形成的第五区域，所述第五区域为所述第一导电类型且具有第六杂质浓度，以形成所述RF MOS晶体管结构的第一接触增强区，所述第六杂质浓度大于所述第三区域的第四杂质浓度，所述第五区域位于所述第三区域中；在所述半导体材料中形成的第六区域，所述第六区域为所述第一导电类型且具有第七杂质浓度，以形成所述横向RF MOS晶体管结构的接触区，所述第七杂质浓度大于所述第三区域的所述第四杂质浓度，所述第六区域与所述第三区域接触，所述第六区域把所述半导体材料的所述上表面连到所述横向RFMOS晶体管结构的高度导电衬底；以及在所述半导体材料中形成的导电插头区。
12．如权利要求11所述的横向RF MOS晶体管结构，其特征在于所述导电插头区把所述半导体材料的背侧连到所述横向RF MOS晶体管结构的所述半导体材料中所形成的所述第六区域。
13．如权利要求11所述的横向RF MOS晶体管结构，其特征在于所述第一导电类型为P型。
14．如权利要求11所述的横向RF MOS晶体管结构，其特征在于所述导电插头包括金属插头。
15．如权利要求11所述的横向RF MOS晶体管结构，其特征在于所述导电插头包括硅化插头。
16．如权利要求15所述的横向RF MOS晶体管结构，其特征在于所述硅化插头包括钨硅化插头。
17．如权利要求15所述的横向RF MOS晶体管结构，其特征在于所述硅化插头包括钛硅化插头。
18．如权利要求15所述的横向RF MOS晶体管结构，其特征在于所述硅化插头包括钴硅化插头。
19．如权利要求15所述的横向RF MOS晶体管结构，其特征在于所述硅化插头包括铂硅化插头。
20．一种具有类网状栅结构的横向RF MOS晶体管，包括第一导电类型的半导体材料，所述半导体材料具有第一杂质浓度和上表面；叠置在所述半导体材料的所述上表面上并与其绝缘的导电栅；在整个所述第一导电类型的所述半导体材料的内部形成的多个第一区域，所述第一区域为第二导电类型和第二杂质浓度，以形成所述横向RF MOS晶体管结构的基本上相同的增强漏漂移区，每个所述第一区域具有第一末端，其中每个所述第一区域的所述第一末端位于所述导电栅的一部分下面；在所述半导体材料内形成的多个第二区域，所述第二区域为所述第二导电类型和比所述第二杂质浓度大的第三杂质浓度，以形成所述横向RF MOS晶体管的基本上相同的漏区，其中每个所述第二区域与各个所述第一区域接触，每个所述第二区域与所述导电栅隔开，以实现第一击穿电压所需的第一距离；在所述半导体材料中形成的多个第三区域，所述第三区域为所述第一导电类型和第四杂质浓度，以形成所述RF MOS晶体管结构的基本上相同的体区，所述第四杂质浓度等于或大于所述第一杂质浓度，每个所述第三区域具有第一末端，其中每个所述第三区域的所述第一末端位于所述导电栅的一部分下面，所述栅极下面的所述半导体材料的任何其余部分为所述第一导电类型；在所述半导体材料中形成的多个第四区域，所述第四区域为所述第二导电类型和第五杂质浓度，以形成所述RF MOS晶体管结构的基本上相同的源区，每个所述第四区域位于各个所述第三区域内，其中每个所述第四区域位于所述栅极的一部分下面；在所述半导体材料中形成的多个第五区域，所述第五区域为所述第一导电类型和第六杂质浓度，以形成所述RF MOS晶体管结构的基本上相同的接触增强区，所述所述第六杂质浓度大于所述第四杂质浓度，每个所述第五区域位于各个所述第三区域中；在所述半导体材料中形成的多个导电插头区，每个所述导电插头区在各个所述源区和所述体区中形成，每个所述导电插头区用来把所述半导体材料的一所述源区和一所述体区连到所述横向RF MOS晶体管的背侧；覆盖所述半导体材料的所述上表面的一层绝缘体，所述绝缘体层包括第一多个开口和第二多个开口；所述第一多个开口用来暴露所述栅极；所述第二多个开口用来暴露每个所述漏区；第一多个金属指，用来把每个所述暴露的漏区连到所述RF MOS晶体管的第一侧；以及第二多个金属指，用来把所述暴露的栅区连到所述RF MOS晶体管的第二侧。
21．如权利要求20所述的横向RF MOS晶体管结构，其特征在于所述第一导电类型为P型。
22．如权利要求20所述的横向RF MOS晶体管结构，其特征在于至少一个所述导电插头区包括金属插头区。
23．如权利要求20所述的横向RF MOS晶体管结构，其特征在于至少一个所述导电插头区包括硅化插头区。
24．如权利要求23所述的横向RF MOS晶体管结构，其特征在于至少一个所述硅化插头区包括钨硅化插头区。
25．如权利要求23所述的横向RF MOS晶体管结构，其特征在于至少一个所述硅化插头区包括钛硅化插头区。
26．如权利要求23所述的横向RF MOS晶体管结构，其特征在于至少一个所述硅化插头区包括钴硅化插头区。
27．如权利要求23所述的横向RF MOS晶体管结构，其特征在于至少一个所述硅化插头区包括铂硅化插头区。
28．一种具有顶部类网状栅结构的横向RF MOS晶体管，包括在所述顶部类网状栅结构中具有多个基本上相同的栅极位置的导电栅；多个基本上相同的漏区，每个所述漏区在所述顶部类网状栅结构中具有多个基本上相同的漏极位置；多个基本上相同的源区；多个基本上相同的体区；多个基本上相同的导电插头区，每个所述导电插头区在各个所述源区和一个所述体区中形成，每个所述导电插头区用来把一所述源区和一所述体区连到所述横向RF MOS晶体管的背侧；用来把每个所述漏极位置连到所述RF MOS晶体管的第一侧的第一多个金属指；以及用来把每个所述栅极位置连到所述RF MOS晶体管的第二侧的第二多个金属指。
29．如权利要求28所述的横向RF MOS晶体管，其特征在于至少一个所述基本上相同的栅极部分近似于菱形。
30．如权利要求28所述的横向RF MOS晶体管，其特征在于至少一个所述基本上相同的栅极部分近似于圆形。
31．如权利要求28所述的横向RF MOS晶体管，其特征在于至少一个所述基本上相同的栅极部分近似于正方形。
32．如权利要求28所述的横向RF MOS晶体管，其特征在于至少一个所述基本上相同的漏极部分近似于菱形。
33．如权利要求28所述的横向RF MOS晶体管，其特征在于至少一个所述基本上相同的漏极部分近似于圆形。
全文摘要
揭示了一种用于RF MOS晶体管的类网状栅结构(80),它具有导电插头源－体－背侧连接。此连接结构使用导电插头(82)来连接该器件的源区和体区与背侧(96)。与在已有技术的RF MOS器件中使用长的馈送栅极路径相比,具有类网状栅结构的RF MOS晶体管利用的馈送栅极路径明显较短。具有类网状栅结构的RF MOS晶体管可利用多晶硅栅极或硅化栅极(86),这导致简化了制造工艺和/或提高了高频时的性能。
文档编号H01L29/78GK1290403SQ99802723
公开日2001年4月4日 申请日期1999年1月28日 优先权日1998年2月7日
发明者J·H·约翰逊, P·E·丹纳 申请人:斋摩德股份有限公司