一种半导体器件的制备方法
【技术领域】
[0001] 本发明涉及半导体器件制造领域，涉及一种半导体器件的制备方法。
【背景技术】
[0002] 随着半导体技术的发展，集成电路中器件的特征尺寸越来越小，器件和系统的速 度随之提高。半导体工艺进入深亚微米阶段后，为实现高密度、高性能的器件和电路，隔离 与平坦化工艺变得原来越重要。
[0003] 目前，形成隔离区域的方法主要有局部氧化隔离工艺（L0C0S)或浅沟道隔离工艺 (STI)。
[0004]L0C0S工艺是在晶片表面淀积一层氧化硅，然后再进行刻蚀，对部分凹进区域进行 氧化生长氧化硅，有源器件在氮化硅所确定的区域生成。但是，L0C0S工艺具有一系列的缺 点：1)存在氮化硅边缘生长的"鸟嘴"（bird'sbeak)现象，所述"鸟嘴"占用了实际的空 间，增大了电路的体积，"鸟嘴"使场氧化硅侵入有源区；2)场注入在高温氧化过程中发生再 分布，引起有源器件的窄宽度效应（narrowwidtheffect) ;3)场氧化娃在窄隔离区变薄； 4)不平坦的表面形状。因此，L0C0S工艺只适用于大尺寸器件的设计和制造，则基于L0C0S 的隔离技术在微米级亚微米工艺中得到了广泛的应用。
[0005] 随着半导体工艺进入深亚微米时代，0. 18um及以下的器件如EEPR0M存储器件或 闪存的有源区隔离层大多已采用浅沟道隔离（STI)工艺来制作，浅沟道隔离工艺是半导体 器件中解决局部氧化隔离造成的"鸟嘴"问题的有效方法。
[0006] 在STI工艺中，先在衬底上形成沟槽，元件之间用刻蚀的沟槽隔开，再利用化学气 相沉积（CVD)在沟槽中填入介电材料，例如氧化硅，在侧壁氧化和填入介电材料之后，用化 学机械抛光（CMP)的方法使晶片平坦化。
[0007] 现有技术中形成的半导体器件如图1所示，从图1中可看出，由于在沟槽表面生长 衬氧化层后，立即就对沟槽进行绝缘材料的填充形呈浅沟道隔离结构7A，所以去除垫氮化 层和垫氧化层后，所述浅沟道隔离结构7A在有源区11A拐角处会形成尖角效应，后续形成 的多晶硅浮栅10A也会生长进入沟槽内，导致漏电流增大，影响器件的工作性能。
[0008] 因此，提供一种改进的半导体器件的制备方法是本领域技术人员需要解决的课 题。
【发明内容】
[0009] 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件的制备方 法，用于解决现有技术中浅沟道隔离结构在有源区拐角处存在尖角，导致漏电流大的问题。
[0010] 为实现上述目的及其他相关目的，本发明提供一种半导体器件的制备方法，所述 半导体器件的制备方法至少包括步骤：
[0011] 1)在半导体衬底的有源区表面依次沉积垫氧化层和垫氮化层，刻蚀所述垫氧化 层、垫氮化层和有源区，在所述半导体衬底中形成用于隔离相邻有源区的沟槽；
[0012] 2)采用刻蚀工艺将靠近所述沟槽的部分垫氮化层和垫氧化层刻蚀掉预设的厚度， 露出部分有源区表面；
[0013] 3)填充绝缘材料至所述沟槽中形成浅沟道隔离结构，所述浅沟道隔离结构的表面 与所述垫氮化层的表面齐平；
[0014] 4)去除所述浅沟道隔离结构两侧的垫氮化层和垫氧化层暴露出所述浅沟道隔离 结构两侧的有源区表面，在暴露的所述有源区表面生长栅氧；
[0015] 5)在所述栅氧和浅沟道隔离区结构表面沉积形成浮栅。
[0016] 优选地，所述步骤2)采用湿法刻蚀工艺刻蚀所述垫氮化层和垫氧化层的侧壁，所 述预设的厚度范围为50~300埃。
[0017] 优选地，所述垫氮化层为SiN;所述垫氧化层为Si02。
[0018] 优选地，所述步骤1)和步骤2)之间还包括采用热氧化工艺在所述沟槽表面制备 衬氧化层的步骤。
[0019] 优选地，所述步骤3)中形成浅沟道隔离结构的具体过程为：采用高密度等离子 体沉积工艺沉积绝缘材料于沟槽中，直至所述绝缘材料覆盖在垫氮化层上；再利用化学机 械抛光工艺抛除所述垫氮化层上的绝缘材料，使所述绝缘材料的表面与垫氮化层的表面齐 平，从而形成浅沟道隔离结构。
[0020] 优选地，所述绝缘材料为Si02。
[0021] 优选地，所述步骤4)中采用湿法刻蚀方式去除所述垫氮化层和垫氧化层。
[0022] 优选地，在所述步骤4)中去除所述垫氮化层和垫氧化层后、形成栅氧之前还包括 步骤：先在所述有源区表面生长牺牲氧化层，然后采用离子注入工艺在有所有源区中形成 阱区；最后去除所述牺牲氧化层并清洗所述半导体器件。
[0023] 优选地，采用热氧化工艺生长栅氧，所述栅氧的厚度范围为50~300埃。
[0024] 优选地，所述浮栅为多晶硅栅极或金属栅极。
[0025] 如上所述，本发明的半导体器件的制备方法，包括步骤：在半导体衬底的有源区 表面依次沉积垫氧化层和垫氮化层，刻蚀所述垫氧化层、垫氮化层和有源区形成用于隔离 相邻有源区的沟槽；采用刻蚀工艺将靠近所述沟槽的部分垫氮化层和垫氧化层刻蚀掉预设 的厚度，露出部分有源区表面；填充绝缘材料至所述沟槽中形成浅沟道隔离结构，所述浅沟 道隔离结构的表面与所述垫氮化层的表面齐平；去除所述浅沟道隔离结构两侧的垫氮化层 和垫氧化层暴露出所述浅沟道隔离结构两侧的有源区表面，在暴露的所述有源区表面生长 栅氧；在所述栅氧和浅沟道隔离区结构表面沉积形成浮栅。本发明的制备方法中在进行绝 缘材料填充之前对垫氮化层和垫氧化层的侧壁进行了一定厚度的刻蚀，使后续填充在沟槽 中的绝缘材料可以覆盖于有源区的表面，保证有源区的拐角处有足够厚的绝缘材料覆盖， 避免尖角效应发生。
【附图说明】
[0026] 图1为现有技术的半导体器件的制备方法制备的器件结构示意图。
[0027] 图2为本发明半导体器件的制备方法的工艺流程意图。
[0028] 图3为本发明半导体器件的制备方法中在半导体衬底上沉积垫氧化层和垫氮化 层的结构示意图。
[0029] 图4为本发明半导体器件的制备方法在所述半导体衬底中形成沟槽的结构示意 图。
[0030] 图5为本发明半导体器件的制备方法中在沟槽表面生长衬氧化层的结构示意图。
[0031] 图6为本发明半导体器件的制备方法中刻蚀垫氮化层和垫氧化层侧壁的结构示 意图。
[0032] 图7~图8为本发明半导体器件的制备方法形成浅沟道隔离结构的结构示意图。
[0033] 图9为本发明半导体器件的制备方法中去除所述垫氮化层和垫氧化层的结构示 意图。
[0034] 图10为本发明半导体器件的制备方法中形成牺牲氧化层并进行阱注入的结构示 意图。
[0035] 图11为本发明半导体器件的制备方法中在有源区表面形成栅氧和浮栅的结构示 意图。
[0036] 元件标号说明
【主权项】
1. 一种半导体器件的制备方法，其特征在于，所述半导体器件的制备方法至少包括步 骤： 1) 在半导体衬底的有源区表面依次沉积垫氧化层和垫氮化层，刻蚀所述垫氧化层、垫 氮化层和有源区，在所述半导体衬底中形成用于隔离相邻有源区的沟槽； 2) 采用刻蚀工艺将靠近所述沟槽的部分垫氮化层和垫氧化层刻蚀掉预设的厚度，露出 部分有源区表面； 3) 填充绝缘材料至所述沟槽中形成浅沟道隔离结构，所述浅沟道隔离结构的表面与所 述垫氮化层的表面齐平； 4) 去除所述浅沟道隔离结构两侧的垫氮化层和垫氧化层暴露出所述浅沟道隔离结构 两侧的有源区表面，在暴露的所述有源区表面生长栅氧； 5) 在所述栅氧和浅沟道隔离区结构表面沉积形成浮栅。
2. 根据权利要求1所述的半导体器件的制备方法，其特征在于：所述步骤2)采用湿法 刻蚀工艺刻蚀所述垫氮化层和垫氧化层的侧壁，所述预设的厚度范围为50~300埃。
3. 根据权利要求1所述的半导体器件的制备方法，其特征在于：所述垫氮化层为SiN ; 所述垫氧化层为Si02。
4. 根据权利要求1所述的半导体器件的制备方法，其特征在于：所述步骤1)和步骤2) 之间还包括采用热氧化工艺在所述沟槽表面制备衬氧化层的步骤。
5. 根据权利要求1所述的半导体器件的制备方法，其特征在于：所述步骤3)中形成浅 沟道隔离结构的具体过程为：采用高密度等离子体沉积工艺沉积绝缘材料于沟槽中，直至 所述绝缘材料覆盖在垫氮化层上；再利用化学机械抛光工艺抛除所述垫氮化层上的绝缘材 料，使所述绝缘材料的表面与垫氮化层的表面齐平，从而形成浅沟道隔离结构。
6. 根据权利要求5所述的半导体器件的制备方法，其特征在于：所述绝缘材料为Si02。
7. 根据权利要求1所述的半导体器件的制备方法，其特征在于：所述步骤4)中采用湿 法刻蚀方式去除所述垫氮化层和垫氧化层。
8. 根据权利要求1所述的半导体器件的制备方法，其特征在于：在所述步骤4)中去除 所述垫氮化层和垫氧化层后、形成栅氧之前还包括步骤：先在所述有源区表面生长牺牲氧 化层，然后采用离子注入工艺在有所有源区中形成阱区；最后去除所述牺牲氧化层并清洗 所述半导体器件。
9. 根据权利要求1所述的半导体器件的制备方法，其特征在于：采用热氧化工艺生长 栅氧，所述栅氧的厚度范围为50~300埃。
10. 根据权利要求1所述的半导体器件的制备方法，其特征在于：所述浮栅为多晶硅栅 极或金属栅极。
【专利摘要】本发明提供一种半导体器件的制备方法，所述制备方法至少包括步骤：在半导体衬底的有源区表面依次沉积垫氧化层和垫氮化层，刻蚀形成用于隔离相邻有源区的沟槽；采用刻蚀工艺将靠近所述沟槽的部分垫氮化层和垫氧化层刻蚀掉预设的厚度，露出部分有源区表面；填充绝缘材料至所述沟槽中形成浅沟道隔离结构；去除所述浅沟道隔离结构两侧的垫氮化层和垫氧化层暴露出所述浅沟道隔离结构两侧的有源区表面，在暴露的所述有源区表面生长栅氧；在所述栅氧表面沉积形成浮栅。本发明的制备方法中在进行绝缘材料填充之前对垫氮化层和垫氧化层的侧壁进行了一定厚度的刻蚀，使后续填充在沟槽中的绝缘材料可以覆盖于有源区的表面，保证有源区的拐角处有足够厚的绝缘材料覆盖，避免尖角效应发生。
【IPC分类】H01L21-28, H01L21-762
【公开号】CN104835774
【申请号】CN201410045867
【发明人】张学海, 李俊, 代洪刚, 王孝远
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年8月12日
【申请日】2014年2月8日