一种节省光罩的cmos阱形成方法
【技术领域】
[0001]本发明涉及半导体集成电路微电子技术领域，更具体地，涉及一种在CMOS阱形成时通过增加惰性离子的注入达到节省光罩的方法。
【背景技术】
[0002]CMOS器件是由NMOS和PMOS晶体管形成的互补结构，具有功耗低、速度快、抗干扰能力强以及集成度高等众多优点。目前，CMOS工艺已成为大规模集成电路的主流工艺技术。
[0003]CMOS电路中既包含NMOS晶体管，也包含PMOS晶体管，NMOS晶体管是做在P型硅衬底上的，而PMOS晶体管是做在N型硅衬底上的。要将这两种晶体管都做在同一个衬底上，就需要在衬底上制作一块反型区域，该区域被称为“阱”。根据阱的不同，CMOS工艺分为P阱CMOS工艺、N阱CMOS工艺以及双阱CMOS工艺。其中，双阱CMOS工艺是在低阻N+衬底上再外延一层中高阻N—一硅层，然后在外延层中制造N阱和P阱，并分别在N、P阱中制造PMOS和NMOS晶体管，从而使PMOS和NMOS晶体管都在高阻、低浓度的阱中形成，有利于降低寄生电容，增加跨导，增强PMOS和NMOS晶体管的平衡性，适用于高性能电路的制造。
[0004]传统的CMOS集成电路工艺流程通常包含中压、低压两种器件，且针对N型和P型MOS结构都有各自的阱注入(well implant)。这样，在CMOS工艺中就需要分别进行四次不同的阱注入，才能完成CMOS电路的中压、低压两种器件四个阱区的制作。而光罩(Mask)的成本往往占据了产品的最终成本的很大一部分。
[0005]因此，有必要对现有的CMOS工艺进行优化，以达到在阱形成过程中节省光罩，最终达到节省成本的目的。
【发明内容】
[0006]本发明的目的在于克服现有技术存在的上述缺陷，提供一种通过增加一道惰性离子的注入来达到节省光罩的CMOS阱形成方法。
[0007]为实现上述目的，本发明的技术方案如下:
[0008]—种节省光罩的CMOS阱形成方法，包括以下步骤:
[0009]步骤SOl:提供一半导体硅衬底，在所述衬底形成浅沟槽隔离，所述衬底包括CMOS第一阱和第二阱区域；
[0010]步骤S02:利用第二阱的光罩对所述衬底进行曝光，并进行第二阱的离子注入；
[0011]步骤S03:对第二阱继续进行一道惰性离子的注入，以将第二阱表面打成非晶态；
[0012]步骤S04:借用用于定义CMOS区域的双栅光罩进行第一阱的反型离子注入；
[0013]步骤S05:借助阱退火工艺，对第二阱表面进行修复。
[0014]优选地，所述CMOS区域包括低压和中压MOS管区，并分别按照步骤S02?步骤S05执行。
[0015]优选地，所述第二阱为P型或N型，所述第一阱为N型或P型。
[0016]优选地，所述惰性离子为Ge离子。
[0017]优选地，步骤S02中，进行第二阱的离子注入时，对所述衬底的浅表面注入相对其正常注入时浓度更高的离子，用以平衡后续第一阱的反型离子注入。
[0018]优选地，通过步骤S03中形成的第二阱非晶态表面，对第二阱进行保护，以阻挡步骤S04中反型离子对第二阱的注入。
[0019]优选地，步骤S05中，借助阱退火工艺，使第二阱的非晶态表面恢复为晶态。
[0020]优选地，所述退火工艺采用快速热退火方式进行。
[0021]从上述技术方案可以看出，本发明通过在完成P型或N型第二阱的曝光和离子注入后，再加入一道惰性离子注入(如Ge)，以将该P型或N型阱的表面打成非晶态(Amorphous)，使其能有效阻挡后续反型离子的注入；随后借用双栅光罩(DG Mask)，进行N型或P型第一阱的注入，第二阱区因为有非晶层的保护，因而受影响很小(影响可以通过提高第二阱的离子注入浓度调回来)；最后，利用传统工艺中的阱退火工艺，对第二阱表面的非晶层进行修复。本发明方法对CMOS工艺改动较少，且与传统工艺兼容，能节省光罩，最终能达到节省成本的目的。
【附图说明】
[0022]图1是本发明一种节省光罩的CMOS阱形成方法的流程图；
[0023]图2?图5是本发明一实施例中根据图1的方法形成CMOS阱的工艺步骤图。
【具体实施方式】
[0024]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0025]需要说明的是，在下述的【具体实施方式】中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
[0026]在以下本发明的【具体实施方式】中，请参阅图1，图1是本发明一种节省光罩的CMOS阱形成方法的流程图；同时，请结合参阅图2?图5，图2?图5是本发明一实施例中根据图1的方法形成CMOS阱的工艺步骤图。如图1所示，本发明的一种节省光罩的CMOS阱形成方法，包括以下步骤:
[0027]如框01所示，步骤SOl:提供一半导体硅衬底，在所述衬底形成浅沟槽隔离，所述衬底包括CMOS第一阱和第二阱区域。
[0028]请参阅图2。首先，在半导体硅衬底I中形成浅沟槽隔离2，并且，所述衬底需要形成CMOS的区域可包括低压和中压MOS管区，其分别包括CMOS第一阱(LV well UMV wellI)和第二阱(LV well 2,MV well 2)区域。作为可选地实施方式，所述第二阱可为P型或N型，相应地，所述第一阱即为N型或P型。本发明的方法可按照下面的步骤S02?步骤S05，先后针对低压MOS管区或中压MOS管区进行。以下将以低压(LV)MOS管区为例，对本发明的方法进行详细说明。
[0029]如框02所示，步骤S02:利用第二阱的光罩对所述衬底进行曝光，并进行第二阱的离子注入。
[0030]请继续参阅图2。接下来，利用现有针对低压MOS管区的第二阱(LV well2)的光罩3对所述衬底I进行曝光，然后对第二阱进行通常的阱离子注入(如图示箭头所指)。作为优选，进行第二阱的离子注入时，可对所述第二阱区域衬底的浅表面注入相对其正常注入时浓度更高的离子，目的是平衡后续反型离子的注入。
[0031]如框03所示，步骤S03:对第二阱继续进行一道惰性离子的注入，以将第二阱表面打成非晶态。
[0032]请参阅图3。接下来，在第二阱的离子注入完成后，对第二阱区域加入一道惰性离子的注入(如图示箭头所指)，目的是将第二讲的表面打成非晶态(Amorphous layer)，从而在第二阱的表面形成一层非晶层4。作为优选，所述惰性离子可为Ge (锗)离子或其他适用的惰性元素。本发明不限于此。
[0033]如框04所示，步骤S04:借用用于定义CMOS区域的双栅光罩进行第一阱的反型离子注入。
[0034]请参阅图4。接下来，借用双栅光罩5 (DG Mask)，在低压MOS管区进行第一阱(LVwell I)的注入；此时，暴露的第二阱(LV well 2)可由非晶层4提供保护。其中，双栅光罩5即用于定义CMOS区域的常规双栅光罩。
[0035]通过步骤S03中形成的第二阱非晶态表面，可对第二阱进行保护，以阻挡步骤S04中反型离子对第二阱的注入。但非晶层中仍会残留有第一阱的反型离子；因此，在对所述第二阱进行注入时，应在其浅表面的衬底中注入相对其正常注入时浓度更高的离子，即第二阱浅表层的注入浓度应当相应提高，以中和第一阱的这部分注入，尽可能平衡反型离子对第二阱的影响。
[0036]如框05所示，步骤S05:借助阱退火工艺，对第二阱表面进行修复。
[0037]请参阅图5。最后，可借助常规的阱退火工艺，对第二阱表面进行修复，使第二阱的非晶态表面恢复为晶态。在上述步骤S03中，第二阱表面经惰性离子的轰击，硅衬底表面的晶格被打乱，形成了非晶层；而通过热退火工艺，可以使得衬底表面恢复正常的晶格排布。优选地，所述退火工艺可采用快速热退火方式进行，其对离子注入的深度及排布影响较小。
[0038]综上所述，本发明通过在完成P型或N型第二阱的曝光和离子注入后，再加入一道惰性离子注入(如Ge)，以将该P型或N型阱的表面打成非晶态(Amorphous)，使其能有效阻挡后续反型离子的注入；随后借用双栅光罩(DG Mask)，进行N型或P型第一阱的注入，第二阱区因为有非晶层的保护，因而受影响很小(影响可以通过提高第二阱的离子注入浓度调回来)；最后，利用传统工艺中的阱退火工艺，对第二阱表面的非晶层进行修复。本发明方法对CMOS工艺改动较少，且与传统工艺兼容，能节省光罩，最终能达到节省成本的目的。
[0039]以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
【主权项】
1.一种节省光罩的CMOS阱形成方法，其特征在于，包括以下步骤: 步骤SOl:提供一半导体硅衬底，在所述衬底形成浅沟槽隔离，所述衬底包括CMOS第一阱和第二阱区域； 步骤S02:利用第二阱的光罩对所述衬底进行曝光，并进行第二阱的离子注入； 步骤S03:对第二阱继续进行一道惰性离子的注入，以将第二阱表面打成非晶态； 步骤S04:借用用于定义CMOS区域的双栅光罩进行第一阱的反型离子注入； 步骤S05:借助阱退火工艺，对第二阱表面进行修复。2.根据权利要求1所述的节省光罩的CMOS阱形成方法，其特征在于，所述CMOS区域包括低压和中压MOS管区，并分别按照步骤S02?步骤S05执行。3.根据权利要求1所述的节省光罩的CMOS阱形成方法，其特征在于，所述第二阱为P型或N型，所述第一阱为N型或P型。4.根据权利要求1所述的节省光罩的CMOS阱形成方法，其特征在于，所述惰性离子为Ge离子。5.根据权利要求1所述的节省光罩的CMOS阱形成方法，其特征在于，步骤S02中，进行第二阱的离子注入时，对所述衬底的浅表面注入相对其正常注入时浓度更高的离子，用以平衡后续第一阱的反型离子注入。6.根据权利要求1所述的节省光罩的CMOS阱形成方法，其特征在于，通过步骤S03中形成的第二阱非晶态表面，对第二阱进行保护，以阻挡步骤S04中反型离子对第二阱的注入。7.根据权利要求1所述的节省光罩的CMOS阱形成方法，其特征在于，步骤S05中，借助阱退火工艺，使第二阱的非晶态表面恢复为晶态。8.根据权利要求1或7所述的节省光罩的CMOS阱形成方法，其特征在于，所述退火工艺采用快速热退火方式进行。
【专利摘要】本发明公开了一种节省光罩的CMOS阱形成方法，通过在完成P型或N型第二阱的曝光和离子注入后，再加入一道惰性离子注入，以将该P型或N型阱的表面打成非晶态，使其能有效阻挡后续反型离子的注入；随后借用双栅光罩，进行N型或P型第一阱的注入，第二阱区因为有非晶层的保护，因而受影响很小(影响可以通过提高第二阱的离子注入浓度调回来)；最后，利用传统工艺中的阱退火工艺，对第二阱表面的非晶层进行修复。本发明方法对CMOS工艺改动较少，且与传统工艺兼容，能节省光罩，最终能达到节省成本的目的。
【IPC分类】H01L21/8238
【公开号】CN105070688
【申请号】CN201510430138
【发明人】沈萍, 黄奕仙, 曹亚民
【申请人】上海华力微电子有限公司
【公开日】2015年11月18日
【申请日】2015年7月21日