屏蔽栅沟槽型mosfet工艺方法
【技术领域】
[0001 ]本发明涉及半导体集成电路制造领域，特别涉及一种屏蔽栅沟槽型MOSFET工艺方法。
【背景技术】
[0002]屏蔽栅沟槽型MOSFET的结构如图1所示，其沟槽分为上下两部分，沟槽下半部填充多晶硅为源极，沟槽上半部的多晶硅为栅极，栅极、源极以及沟槽之间均以氧化层隔离。该器件的工艺方法是，先在硅衬底上淀积一层氧化层作为硬掩膜，然后利用光刻胶对硬掩膜进行定义图形，再去除光刻胶，以硬掩膜定义的图形刻蚀衬底形成沟槽，再淀积一层氧化层，将沟槽内填充满多晶硅，刻蚀形成源极，再淀积栅氧化层，淀积多晶硅并刻蚀形成栅极，最后再进行体区注入及推进、源极注入及推进、层间介质淀积等后续工艺。
[0003]该工艺方法多晶硅间氧化膜和栅氧化层同时生长，多晶硅间氧化膜的厚度不能单独控制，且多晶硅间氧化膜质量较差，栅极的多晶硅底部存在比较脆弱的区域，如图2所示，导致栅极漏电偏高。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种屏蔽栅沟槽型MOSFET工艺方法，实现对多晶硅间氧化膜和栅氧的厚度单独控制。
[0005]为解决上述问题，本发明所述的屏蔽栅沟槽型MOSFET工艺方法，包含:
[0006]步骤一，在娃衬底上淀积一层氧化娃，再淀积一层氮化娃，在氮化娃及氧化娃上光刻胶定义出沟槽区，移除光刻胶，以氮化硅及氧化硅为硬掩膜，刻蚀衬底，形成沟槽；
[0007]步骤二，在沟槽侧壁及底部淀积一层氧化硅；
[0008]步骤三，沟槽内填充多晶硅并回刻；
[0009]步骤四，对多晶硅进行回刻，并移除沟槽侧壁上的氧化硅；
[0010]步骤五，再淀积一层氮化硅，覆盖沟槽内侧壁及多晶硅；
[0011]步骤六，刻蚀掉多晶硅上方的氮化硅，使多晶硅露出；
[0012]步骤七，在多晶硅上方淀积氧化硅；
[0013]步骤八，移除整个器件上的氮化硅；
[0014]步骤九，淀积氧化硅，淀积多晶硅并回刻，形成沟槽多晶硅栅极；
[0015]步骤十，形成体区，源区注入，淀积层间介质，形成接触孔制作金属工艺。
[0016]进一步地，所述步骤三中，多晶硅回刻至表面与衬底表面的氧化硅齐平。
[0017]进一步地，所述步骤四中，多晶硅回刻，将沟槽上半部的多晶硅去除，保留沟槽下部的多晶硅形成源极。
[0018]进一步地，所述步骤六中，氮化硅回刻蚀之后在沟槽侧壁形成侧墙。
[0019]进一步地，所述步骤七中，采用热氧化的方法，沟槽顶部平台和沟槽侧壁有氮化硅保护不会被氧化。
[0020]本发明所述的屏蔽栅沟槽型MOSFET工艺方法，沟槽硬掩膜使用氧化硅与氮化硅的复合结构，在源极多晶硅回刻之后增加一层隔离氮化硅，先进行源极表面多晶硅氧化，氮化硅剥离之后再生长栅氧化层，分两次形成，实现多晶硅间氧化膜和栅氧化层的单独控制。
【附图说明】
[0021 ]图1是屏蔽栅沟槽型MOSFET的结构示意图。
[0022]图2是现有工艺导致栅极底部的缺陷示意图。
[0023]图3?11是本发明工艺步骤示意图。
[0024]图12是本发明工艺流程图。
[0025]附图标记说明
[0026]1是衬底，2是沟槽，3是(源极)多晶娃，4是(棚.极)多晶娃，5是(多晶娃间)氧化膜，6是(栅极)氧化膜，7是氮化硅。
【具体实施方式】
[0027]本发明所述的屏蔽栅沟槽型MOSFET工艺方法，包含如下的工艺步骤:
[0028]步骤一，如图3所示，在娃衬底1上淀积一层氧化娃6，再淀积一层氮化娃7，在氮化硅及氧化硅上光刻胶定义出沟槽区，移除光刻胶。以氮化硅及氧化硅为硬掩膜，刻蚀衬底，形成沟槽2。
[0029]步骤二，在沟槽2侧壁及底部淀积一层氧化硅6，如图4所示。
[0030]步骤三，如图5所示，沟槽2内填充多晶硅3并回刻，多晶硅回刻至表面与衬底表面的氧化娃6齐平。
[0031]步骤四，对多晶硅进行回刻，并移除沟槽侧壁上的氧化硅6。多晶硅回刻至将沟槽上半部的多晶硅去除，仅保留沟槽下半部的多晶硅形成源极3，如图6。
[0032]步骤五，再淀积一层氮化硅7，覆盖沟槽2内侧壁及保留下来的源极多晶硅3表面，如图7。
[0033]步骤六，如图8所示，刻蚀掉源极多晶硅3上方的氮化硅7，使多晶硅上表面露出。
[0034]步骤七，在多晶硅上方淀积氧化硅5。使用的方法是直接氧化，多晶硅上表面氧化形成氧化硅5，沟槽侧壁由于有氮化硅的存在不发生氧化，如图9所示。
[0035]步骤八，如图10所示，将整个器件上的所有的氮化硅7去除。
[0036]步骤九，淀积氧化硅，淀积多晶硅并回刻，形成沟槽多晶硅栅极4，如图11。
[0037]步骤十，形成体区，源区注入，淀积层间介质，形成接触孔制作金属工艺，最终器件完成，结构如图1所示。
[0038]通过上述工艺方法，本发明实现了对栅氧化层及多晶硅层间氧化膜的单独的控制，可以自定义各自的厚度，解决器件栅极漏电偏高的问题。
[0039]以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种屏蔽栅沟槽型MOSFET工艺方法，其特征在于:包含如下的步骤: 步骤一，在娃衬底上淀积一层氧化娃，再淀积一层氮化娃，在氮化娃及氧化娃上光刻胶定义出沟槽区，移除光刻胶，以氮化硅及氧化硅为硬掩膜，刻蚀衬底，形成沟槽； 步骤二，在沟槽侧壁及底部淀积一层氧化硅； 步骤三，沟槽内填充多晶硅并回刻； 步骤四，对多晶硅进行回刻，并移除沟槽侧壁上的氧化硅； 步骤五，再淀积一层氮化硅，覆盖沟槽内侧壁及多晶硅； 步骤六，刻蚀掉多晶硅上方的氮化硅，使多晶硅露出； 步骤七，在多晶硅上方淀积氧化硅； 步骤八，移除整个器件上的氮化硅； 步骤九，淀积氧化硅，淀积多晶硅并回刻，形成沟槽多晶硅栅极； 步骤十，形成体区，源区注入，淀积层间介质，形成接触孔制作金属工艺。2.如权利要求1所述的屏蔽栅沟槽型MOSFET工艺方法，其特征在于:所述步骤三中，多晶硅回刻至表面与衬底表面的氧化硅齐平。3.如权利要求1所述的屏蔽栅沟槽型MOSFET工艺方法，其特征在于:所述步骤四中，多晶硅回刻，将沟槽上半部的多晶硅去除，保留沟槽下部的多晶硅形成源极。4.如权利要求1所述的屏蔽栅沟槽型MOSFET工艺方法，其特征在于:所述步骤六中，氮化硅回刻蚀之后在沟槽侧壁形成侧墙。5.如权利要求1所述的屏蔽栅沟槽型MOSFET工艺方法，其特征在于:所述步骤七中，采用热氧化的方法，沟槽顶部平台和沟槽侧壁有氮化硅保护不会被氧化。
【专利摘要】本发明公开了一种屏蔽栅沟槽型MOSFET工艺方法,包含：步骤一，以氮化硅及氧化硅为硬掩膜，刻蚀衬底，形成沟槽；步骤二，在沟槽侧壁及底部淀积一层氧化硅；步骤三，沟槽内填充多晶硅并回刻；步骤四，对多晶硅进行回刻，并移除沟槽侧壁上的氧化硅；步骤五，再淀积一层氮化硅，覆盖沟槽内侧壁及多晶硅；步骤六，刻蚀掉多晶硅上方的氮化硅，使多晶硅露出；步骤七，在多晶硅上方淀积氧化硅；步骤八，移除整个器件上的氮化硅；步骤九，淀积氧化硅，淀积多晶硅并回刻，形成沟槽多晶硅栅极；步骤十，形成体区，源区注入，淀积层间介质，形成接触孔制作金属工艺。本发明工艺实现多晶硅间氧化膜和栅氧化层的单独控制，解决器件栅极漏电偏高的问题。
【IPC分类】H01L21/336
【公开号】CN105448741
【申请号】CN201511026766
【发明人】丛茂杰
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2016年3月30日
【申请日】2015年12月31日