制造沟槽型功率器件的方法
【技术领域】
[0001]本发明涉及半导体制造领域，更具体地说，本发明涉及一种制造沟槽型功率器件的方法。
【背景技术】
[0002]沟槽型金属氧化物半导体晶体管(trench M0S)作为一种新型垂直结构器件，是在VDM0S (垂直双扩散金属-氧化物半导体场效应晶体管)的基础上发展起来的，两者均属于高元胞密度器件。但该结构与前者相比有许多性能优点:如更低的导通电阻、低栅漏电荷密度，从而有低的导通和开关损耗及快的开关速度。同时由于沟槽型金属氧化物半导体的沟道是垂直的，故可进一步提高其沟道密度，减小芯片尺寸。
[0003]沟槽型功率器件是一种具体的沟槽型金属氧化物半导体晶体管。然而，当前常规的制造沟槽型功率器件的方法至少多次光刻，从而需要消耗多层光刻胶，并执行多次对光刻胶的光刻处理，这显然是很耗费成本和时间的。
[0004]此外，为了防止保护环硅表面的硼隔离，接触孔在进行(例如N+)重掺杂注入之前需要已经被填满。而且，N+重掺杂注入需要从接触孔的地方横向扩散到沟道的区域，这样才能降低导通电阻。因此需要打磷(Ph)，因为Ph比起传统的As更容易扩散。但是这也会加剧垂直方向的扩散，垂直扩散太多会导致BVDSS击穿电压降低，进而容易导致器件失效。
[0005]因此，希望能够提供一种利用更少光刻次数实现具有高击穿电压的沟槽型功率器件的制造的方法。
【发明内容】
[0006]本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够利用更少光刻次数实现具有高击穿电压的沟槽型功率器件的制造的方法。
[0007]为了实现上述技术目的，根据本发明，提供了一种制造沟槽型功率器件的方法，包括:
[0008]第一步骤:在衬底执行阱区注入，随后在阱区上形成硬掩模的图案，并且在硬掩模图案两侧形成侧墙，此后利用形成有侧墙的硬掩模图案作为掩模执行刻蚀从而在衬底中形成器件区凹槽和端区凹槽；然后沉积多晶硅材料，从而在器件区凹槽中填充多晶硅材料，并且在端区凹槽的侧壁上形成保护环；
[0009]第二步骤:去除侧墙，并且利用去除了侧墙的硬掩模图案作为掩模执行离子注入，从而在器件区凹槽的两侧以及端区凹槽的一侧形成重掺杂区；
[0010]第三步骤:在第二步骤之后得到的结构上沉积氧化物层，并对氧化物层进行刻蚀从而使得器件区凹槽中的需要在表面形成接触孔的第一凹槽上形成被器件区氧化物打开的开口，而在不需要在表面形成接触孔的第二凹槽上不形成被器件区氧化物打开的开口；
[0011]第四步骤:去除硬掩模图案，从而在器件区氧化物中形成由于硬掩模图案的去除而形成的接触区凹槽。
[0012]优选地，所述的制造沟槽型功率器件的方法还包括第五步骤，用于在开口和接触区凹槽中填充金属从而形成导电的接触孔。
[0013]优选地，所述硬掩模的材料是氮化硅。
[0014]优选地，所述衬底是硅衬底。
[0015]优选地，在第三步骤之后，保护环被端区氧化物覆盖。
【附图说明】
[0016]结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中:
[0017]图1至图4示意性地示出了根据本发明优选实施例的制造沟槽型功率器件的方法的各个步骤。
[0018]需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
【具体实施方式】
[0019]为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
[0020]图1至图4示意性地示出了根据本发明优选实施例的制造沟槽型功率器件的方法的各个步骤。
[0021]具体地说，如图1至图4所示，根据本发明优选实施例的制造沟槽型功率器件的方法包括:
[0022]第一步骤:首先在衬底10 (例如硅衬底)执行阱区11注入，随后在阱区11上形成硬掩模的图案20 (优选地，所述硬掩模的材料是氮化硅)，并且在硬掩模图案20两侧形成侧墙30，此后利用形成有侧墙30的硬掩模图案20作为掩模执行刻蚀从而在衬底中形成器件区凹槽40和端区凹槽(如图1的最右侧所述)；然后沉积多晶硅材料，从而在器件区凹槽40中填充多晶硅材料，并且在端区凹槽的侧壁上形成保护环50。第一步骤之后得到的结构如图1所示。
[0023]第二步骤:去除侧墙30，并且利用去除了侧墙30的硬掩模图案20作为掩模执行离子注入，从而在器件区凹槽40的两侧以及端区凹槽的一侧形成重掺杂区60 ;第二步骤之后得到的结构如图2所示。
[0024]第三步骤:在第二步骤之后得到的结构上沉积氧化物层，并对氧化物层进行刻蚀从而使得器件区凹槽40中的需要在表面形成接触孔的第一凹槽41上形成被器件区氧化物70打开的开口 71，而在不需要在表面形成接触孔的第二凹槽42上不形成被器件区氧化物70打开的开口，而且其中保护环50被端区氧化物80覆盖；第三步骤之后得到的结构如图3所示。
[0025]第四步骤:去除硬掩模图案20，从而在器件区氧化物70中形成由于硬掩模图案20的去除而形成的接触区凹槽90 ;第四步骤之后得到的结构如图4所示。
[0026]第五步骤:此后可以在开口 71和接触区凹槽90中填充金属从而形成导电的接触孔。
[0027]与现有技术先在硅片衬底中刻蚀沟槽再进行阱区注入不同，在本发明中，先对整片硅片衬底进行阱区注入再在硅片衬底中刻蚀沟槽；这样实现相对较小的保护环。并且不需要用到单独的体区退火，可以用长栅氧的热过程。在形成重掺杂区可以仅仅注入As，这样导通电阻较小。而且，无需考虑导致BVDSS击穿电压降低的垂直方向的扩散。
[0028]由此，本发明提供了一种能够利用更少光刻次数实现具有高击穿电压的沟槽型功率器件的制造的方法。
[0029]此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
[0030]可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1.一种制造沟槽型功率器件的方法，其特征在于包括: 第一步骤:在衬底执行阱区注入，随后在阱区上形成硬掩模的图案，并且在硬掩模图案两侧形成侧墙，此后利用形成有侧墙的硬掩模图案作为掩模执行刻蚀从而在衬底中形成器件区凹槽和端区凹槽；然后沉积多晶硅材料，从而在器件区凹槽中填充多晶硅材料，并且在端区凹槽的侧壁上形成保护环； 第二步骤:去除侧墙，并且利用去除了侧墙的硬掩模图案作为掩模执行离子注入，从而在器件区凹槽的两侧以及端区凹槽的一侧形成重掺杂区； 第三步骤:在第二步骤之后得到的结构上沉积氧化物层，并对氧化物层进行刻蚀从而使得器件区凹槽中的需要在表面形成接触孔的第一凹槽上形成被器件区氧化物打开的开口，而在不需要在表面形成接触孔的第二凹槽上不形成被器件区氧化物打开的开口； 第四步骤:去除硬掩模图案，从而在器件区氧化物中形成由于硬掩模图案的去除而形成的接触区凹槽。2.根据权利要求1所述的制造沟槽型功率器件的方法，其特征在于还包括第五步骤，用于在开口和接触区凹槽中填充金属从而形成导电的接触孔。3.根据权利要求1或2所述的制造沟槽型功率器件的方法，其特征在于，所述硬掩模的材料是氮化石圭。4.根据权利要求1或2所述的制造沟槽型功率器件的方法，其特征在于，所述衬底是硅衬底。5.根据权利要求1或2所述的制造沟槽型功率器件的方法，其特征在于，在第三步骤之后，保护环被端区氧化物覆盖。
【专利摘要】一种制造沟槽型功率器件的方法。在衬底执行阱区注入，在阱区上形成硬掩模的图案，并在硬掩模图案两侧形成侧墙。利用硬掩模图案作为掩模执行刻蚀从而在衬底中形成器件区凹槽和端区凹槽。沉积多晶硅材料，在器件区凹槽中填充多晶硅材料，在端区凹槽的侧壁上形成保护环。去除侧墙，利用硬掩模图案作为掩模执行离子注入，在器件区凹槽的两侧以及端区凹槽的一侧形成重掺杂区。沉积氧化物层，并对氧化物层进行刻蚀从而使得器件区凹槽中的需要在表面形成接触孔的第一凹槽上形成被器件区氧化物打开的开口。去除硬掩模图案，从而在器件区氧化物中形成由于硬掩模图案的去除而形成的接触区凹槽。
【IPC分类】H01L29/78, H01L21/336
【公开号】CN105470138
【申请号】CN201410465853
【发明人】沈思杰
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2016年4月6日
【申请日】2014年9月12日