半导体模块、半导体装置以及半导体装置的制造方法
【专利摘要】本发明涉及半导体模块、半导体装置以及半导体装置的制造方法，并提供一种能够效率地制造出使用多个不同种类的半导体装置的半导体模块的技术。第一半导体装置具有从第一密封树脂突出的第一至第三端子和第一半导体芯片。第二半导体装置具有从第二密封树脂突出的第四至第六端子和第二半导体芯片。第六端子未与第二半导体芯片连接。第一半导体装置与第二半导体装置被层叠从而构成半导体模块。第二端子与第五端子被排列为一列。第三端子与第六端子被排列为一列。第一配线沿着第二端子与第五端子的列延伸，并与第五端子连接。第二配线沿着第三端子与第六端子的列延伸，并与第三端子连接。
【专利说明】
半导体模块、半导体装置以及半导体装置的制造方法
技术领域
[0001]本说明书所公开的技术涉及一种半导体模块、半导体装置以及半导体装置的制造方法。
【背景技术】
[0002]专利文献I中公开了对多个半导体装置进行层叠而构成的半导体模块。各个半导体装置具有三个端子(即，高电位侧电源输出端子、低电位侧电源输出端子以及输出端子)。沿层叠方向观察时，各个半导体装置以同种端子重叠的方式而被层叠。即，各个半导体装置以同种端子沿层叠方向成列的方式而被层叠。在这种半导体模块中，高电位侧配线沿着高电位侧电源输出端子的列而被配置。高电位侧配线经由高电位侧电源输出端子而与半导体芯片连接。此外，低电位侧配线沿着低电位侧电源输出端子的列而被配置。低电位侧配线经由低电位侧电源输出端子而与半导体芯片连接。根据此结构，能够缩短引绕各个配线的距离，从而能够实现半导体模块的小型化。
[0003]在先技术文献
[0004]专利文献
[0005]专利文献1:日本特开2012-235081号公报
【发明内容】
[0006]近年来，存在有构成半导体模块的半导体装置使用2端子型半导体装置的情况。例如，存在有将多个3端子型半导体装置与多个2端子型半导体装置层叠在一起的半导体模块。在此结构中，具有第一至第三端子的3端子型半导体装置和具有第四至第五端子的2端子型半导体装置被层叠。在此情况下，第一端子和第四端子被排列为一列，第二端子和第五端子被排列为一列，第三端子被排列为一列。在此结构中，也能够将至少一列的端子组连接于共用的配线，从而也能够实现半导体模块的小型化。
[0007]此外，存在有将两种2端子型半导体装置层叠多个的半导体模块。在此结构中，具有第一至第二端子的第一半导体装置和具有第三至第四端子的第二半导体装置被层叠。在此情况下，第一端子和第三端子被排列为一列，仅第二端子被排列为一列，仅第四端子被排列为一列。在此结构中，也能够将至少一列的端子组连接于共用的配线，从而能够实现半导体模块的小型化。
[0008]构成上述的半导体模块的半导体装置的各个端子从对半导体芯片进行密封的密封树脂向外侧突出。在这种半导体装置的制造过程中，用于形成对半导体芯片进行密封的密封树脂的树脂成形工序被实施。在树脂成形工序中，具有半导体芯片和连接在半导体芯片上的端子组的半成品被安置在成形模具中。此时，半成品的各个端子被配置在成形模具的端子接收槽内。之后，关闭成形模具，通过向空腔内导入树脂，从而半导体芯片通过密封树脂而被密封。由于端子接收槽内未流入树脂，因此各个端子未被树脂覆盖。因此，在树脂成形工序之后，各个端子成为从密封树脂的内部向外部突出的状态。
[0009]在如上所述那样将2端子型半导体装置和3端子型半导体装置使用在一个半导体模块中的情况下，需要在用于制造2端子型半导体装置的树脂成形工序和用于制造3端子型半导体装置的树脂成形工序中使用不同的成形模具。即，用于制造3端子型半导体装置的成形模具具有三个端子接收槽。因此，若使用此成形模具来实施针对2端子型半导体装置的树脂成形工序，则缺少配置在一个端子接收槽内的端子，从而此端子接收槽变空。因此，若想要实施2端子型半导体装置的树脂成形工序，则树脂会流入空的端子接收槽内，从而无法获得所需形状的半导体装置。因此，无法用共用的成形模具制造2端子型半导体装置和3端子型半导体装置。
[0010]此外，即使在如上所述那样将两种2端子型半导体装置(第一半导体装置和第二半导体装置)使用在一个半导体模块中的情况下，也需要在用于制造第一半导体装置的树脂成形工序与用于制造第二半导体装置的树脂成形工序中使用不同的成形模具。即，如上所述，第一半导体装置的第二端子与第二半导体装置的第四端子以构成不同的列的方式而被配置。因此，第一半导体装置中的第二端子的位置与第二半导体装置中的第四端子的位置不同。因此，第二端子与第四端子无法共用端子接收槽。此外，也考虑到使用具有第二端子用的端子接收槽与第四端子用的端子接收槽双方的成形模具。但是，在此情况下，在制造第一半导体装置时第四端子用的端子接收槽变空，而在制造第二半导体装置时第二端子用的端子接收槽变空。因此，树脂流入空的端子接收槽内，从而无法获得所需的形状的半导体装置。因此，无法用共用的成形模具来制造第一半导体装置与第二半导体装置。
[0011]另外，虽然在上述的说明中，将2端子型及3端子型的半导体装置作为示例而进行了说明，但即使端子的数量为其他的数量也会产生同样的问题。即，在使用端子数量互不相同的多个半导体装置的情况下，或使用端子的位置互不相同的多个半导体装置的情况下，会产生与上述相同的问题。因此，在本说明书中提供一种使用不同种类的多个半导体装置且能够效率地制造出的半导体模块的结构以及与此相关的半导体装置的结构及其制造方法。
[0012]本说明书所公开的半导体模块具有多个第一半导体装置、多个第二半导体装置、第一配线、第二配线。各个所述第一半导体装置具有第一密封树脂;第一端子、第二端子以及第三端子，所述第一端子、第二端子以及第三端子从所述第一密封树脂的内部向外部突出；第一半导体芯片，其被配置在所述第一密封树脂的内部并且至少与所述第一端子和所述第三端子连接。各个所述第二半导体装置具有:第二密封树脂;第四端子、第五端子以及第六端子，所述第四端子、第五端子以及第六端子从所述第二密封树脂的内部向外部突出；第二半导体芯片。第二半导体芯片被配置在所述第二密封树脂的内部，并且与所述第四端子和所述第五端子连接，而未与所述第六端子连接。多个所述第一半导体装置与多个所述第二半导体装置被层叠。所述第一端子和所述第四端子沿着所述层叠方向被排列为一列。所述第二端子和所述第五端子沿着所述层叠方向被排列为一列。所述第三端子和所述第六端子沿着所述层叠方向被排列为一列。所述第一配线沿着所述第二端子和所述第五端子的列延伸，并与所述第五端子连接。所述第二配线沿着所述第三端子和所述第六端子的列延伸，并且与所述第三端子连接。
[0013]另外，第一半导体装置在第一密封树脂的内部既可以具有一个半导体芯片，也可以具有多个半导体芯片。即，第一半导体装置既可以具有一个第一半导体芯片，也可以具有多个第一半导体芯片。在具有多个第一半导体芯片的情况下，第一端子只需与至少一个第一半导体芯片连接即可。此外，第三端子只需与至少一个第一半导体芯片连接即可。此外，第二半导体装置在第二密封树脂的内部既可以具有一个半导体芯片，也可以具有多个半导体芯片。即，第二半导体装置既可以具有一个第二半导体芯片，也可以具有多个第二半导体芯片。在具有多个第二半导体芯片的情况下，第四端子只需与至少一个第二半导体芯片连接即可。此外，第五端子只需与至少一个第二半导体芯片连接即可。
[0014]此外，第二端子既可以与第一半导体芯片连接，也可以不与第一半导体芯片连接。第一配线既可以与第二端子连接，也可以不与第二端子连接。
[0015]此外，在本说明书中，端子的名称并不表示端子的排列顺序。因此，第三端子也可以被配置在第一端子与第二端子之间。此外，第六端子也可以被配置在第四端子与第五端子之间。
[0016]在该半导体模块中，第一半导体装置具有第一至第三端子，第二半导体装置具有第四至第六端子。由于第一半导体装置和第二半导体装置双方都具有三个端子，因此能够通过共用的成形模具来制造第一半导体装置和第二半导体装置。
[0017]此外，在该半导体模块中，第六端子未与第二半导体芯片连接。因此，第二配线未经由第六端子与第二半导体芯片连接。即，第六端子为不构成电流路径的虚设端子。
[0018]另一方面，第一半导体装置的第二端子既可以与第一半导体芯片连接，也可以不与第一半导体芯片连接。即，第二端子既可以为有效的端子，也可以为虚设端子。在第一配线经由第二端子而与第一半导体芯片连接的情况下，第二端子为有效的端子。在此情况下，能够通过共用的成形模具来制造有效的端子数量不同的第一半导体装置和第二半导体装置。即，能够效率地制造具有有效的端子数量不同的半导体装置的半导体模块。在第一配线未经由第二端子与第一半导体芯片连接的情况下，第二端子为虚设端子。在此情况下，能够通过共用的成形模具来制造有效的端子的位置不同的第一半导体装置和第二半导体装置。SP，能够效率地制造具有有效的端子的配置不同的半导体装置的半导体模块。
【附图说明】
[0019]图1为半导体模块10的电路图。
[0020]图2为半导体装置20、22的俯视图。
[0021 ]图3为半导体装置24的俯视图。
[0022]图4为半导体装置26的俯视图。
[0023]图5为半导体模块10的立体图。
[0024]图6为从端子侧进行观察时的半导体模块10的俯视图。
[0025]图7为表示相对于半导体模块10的端子的配线的图。
[0026]图8为半成品20x的俯视图。
[0027]图9为成形模具70的俯视图。
[0028]图10为表示被安置在成形模具70中的半成品20x的俯视图。
[0029]图11为半成品24x的俯视图。
[0030]图12为半成品26x的俯视图。
[0031]图13为半导体模块110的电路图。
[0032]图14为从端子侧进行观察时的半导体模块110的俯视图。
[0033]图15为表示相对于半导体模块110的端子的配线的图。
[0034]图16为表示锚定部46的第一改变例的俯视图。
[0035]图17为表示锚定部46的第二改变例的俯视图。
【具体实施方式】
[0036]实施例1
[0037]图1图示了实施例1所涉及的半导体模块10的电路图。如图1所示，半导体模块10与电源90、电抗器92、两个电动机94、96连接。半导体模块10具有半导体装置20、三个半导体装置22a?22c、三个半导体装置24a?24c以及三个半导体装置26a?26c。另外，以下有时会将三个半导体装置22a?22c总称为半导体装置22。此外，以下有时会将三个半导体装置24a?24c总称为半导体装置24。此外，以下有时会将三个半导体装置26a?26c总称为半导体装置26。半导体装置20、22、24及26分别为通过树脂而覆盖了半导体芯片的部件。
[0038]半导体装置20具有两个IGBT40a、40b和两个二极管42a、42b。两个IGBT40a、40b相互串联连接。二极管42a相对于IGBT40a而被逆并联(S卩，以阳极与发射极连接，阴极与集电极连接的方式)连接。二极管42b相对于IGBT40b而被逆并联连接。半导体装置20具有与IGBT40a的集电极连接的高电位端子HT1、与IGBT40b的发射极连接的低电位端子LT1、与IGBT40a的发射极及IGBT40b的集电极连接的输入端子IT1。高电位端子HTl与高电位汇流条37连接。低电位端子LTl与低电位汇流条38连接。输入端子ITl经由电源配线91而与电源90的正极端子连接。此外，电抗器92被插装在电源配线91上。电源90的负极端子与低电位汇流条38连接。通过电抗器92与半导体装置20而构成了电压转换器80。电压转换器80对电源90的输出电压进行升压，并将升压后的电压向高电位汇流条37与低电位汇流条38之间输出。
[0039]图2图示了半导体装置20。如图2所示，半导体装置20具有构成IGBT40a的半导体芯片40a、构成IGBT40b的半导体芯片40b、构成二极管42a的半导体芯片42a及构成二极管42b的半导体芯片42b。此外，半导体装置20具有上述的高电位端子HTl、低电位端子LTl及输入端子IT1。而且，半导体装置20具有多个信号端子STl等。高电位端子HTl与半导体芯片40a的背面(IGBT40a的集电极)及半导体芯片42a的背面(二极管42a的阴极)连接。低电位端子LTl与半导体芯片40b的背面(IGBT40b的发射极)及半导体芯片42b的背面(二极管42b的阳极)连接。输入端子ITl与半导体芯片40a的表面(IGBT40a的发射极)、半导体芯片42a的表面(二极管42a的阳极)、半导体芯片40b的表面(IGBT40b的集电极)及半导体芯片42b的表面(二极管42b的阴极)连接。各个信号端子STl与IGBT40a和IGBT40b中的任意一个的栅极连接。半导体芯片40a、40b、42a、42b以及这些芯片所被安装的部分的端子HT1、LT1、IT1及STl被密封树脂44所覆盖。端子HTl、LTl、ITl及STl从密封树脂44的内部向外部突出。
[0040]各个半导体装置22具有两个IGBT40c、40d和两个二极管42c、42d。两个IGBT40c、40d相互串联连接。二极管42c相对于IGBT40C而逆并联连接。二极管42d相对于IGBT40d而被逆并联连接。各个半导体装置22具有与IGBT40C的集电极连接的高电位端子HT2、与IGBT40d的发射极连接的低电位端子LT2、与IGBT40c的发射极及IGBT40d的集电极连接的输出端子0T2。高电位端子HT2与高电位汇流条37连接。低电位端子LT2与低电位汇流条38连接。输出端子0T2与输出配线连接。更详细而言，半导体装置22a的输出端子0T2与输出配线34a连接。半导体装置22b的输出端子0T2与输出配线34b连接。半导体装置22c的输出端子0T2与输出配线34c连接。输出配线34a?34c的另一端与电动机94连接。通过三个半导体装置22而构成了逆变器82。逆变器82将高电位汇流条37与低电位汇流条38之间的直流电压转换为三相交流电压并向电动机94进行供给。
[0041]半导体装置22具有与如图2所示的半导体装置20大致相同的结构。即，半导体装置22具有构成IGBT40c的半导体芯片40c、构成IGBT40d的半导体芯片40d、构成二极管42c的半导体芯片42c及构成二极管42d的半导体芯片42d。此外，半导体装置22具有上述的高电位端子HT2、低电位端子LT2以及输出端子0T2。而且，半导体装置22具有多个信号端子ST2等。高电位端子HT2与半导体芯片40c的背面(IGBT40C的集电极)及半导体芯片42c的背面(二极管42c的阴极)连接。低电位端子LT2与半导体芯片40d的背面(IGBT40d的发射极)及半导体芯片42d的背面(二极管42d的阳极)连接。输出端子0T2与半导体芯片40c的表面(IGBT40C的发射极)、半导体芯片42c的表面(二极管42c的阳极)、半导体芯片40d的表面(IGBT40d的集电极)及半导体芯片42d的表面(二极管42d的阴极)连接。各个信号端子ST2与IGBT40C和IGBT40d中的任意一个的栅极连接。半导体芯片40c、40d、42c、42d以及这些芯片所被安装的部分的端子HT2、LT2、0T2及ST2被密封树脂44所覆盖。端子HT2、LT2、0T2及ST2从密封树脂44的内部向外部突出。
[0042]半导体装置24和半导体装置26被串联连接在高电位汇流条37与低电位汇流条38之间。通过被串联连接的半导体装置24和半导体装置26而形成了串联电路28。在高电位汇流条37与低电位汇流条38之间并联连接有三个串联电路28a?28c。
[0043]各个半导体装置24具有IGBT40e与二极管42e。二极管42e相对于IGBT40e而被逆并联连接。各个半导体装置24具有与IGBT40e的集电极连接的高电位端子HT3、与IGBT40e的发射极连接的输出端子0T3。高电位端子HT3与高电位汇流条37连接。输出端子0T3与半导体装置26的输出端子0T4连接。各个半导体装置26具有IGBT40f与二极管42f。二极管42f相对于IGBT40f而被逆并联连接。各个半导体装置26具有与IGBT40f的发射极连接的低电位端子LT4、与IGBT40f的集电极连接的输出端子0T4。低电位端子LT4与低电位汇流条38连接。输出端子0T4与半导体装置24的输出端子0T3—起与输出配线36连接。更详细而言，串联电路28a的输出端子0T3、0T4与输出配线36a连接。串联电路28b的输出端子0T3、0T4与输出配线36b连接。串联电路28c的输出端子0T3、0T4与输出配线36c连接。输出配线36a?36c的另一端与电动机96连接。通过三个串联电路28而构成了逆变器84。逆变器84将高电位汇流条37与低电位汇流条38之间的直流电压转换为三相交流电压并向电动机96进行供给。
[0044]图3图示了半导体装置24。如图3所示，半导体装置24具有构成IGBT40e的半导体芯片40e及构成二极管42e的半导体芯片42e<3IGBT40e由两个半导体芯片40e构成。因此，IGBT40e的电流容量与IGBT40a?40d相比较高。此外，二极管42e由两个半导体芯片42e构成。因此，二极管42e的电流容量与二极管42a?42d相比较高。此外，半导体装置24具有上述的高电位端子HT3及输出端子0T3。而且，半导体装置24具有虚设端子DT3及多个信号端子ST3等。高电位端子HT3与两个半导体芯片40e的背面(IGBT40e的集电极)及两个半导体芯片42e的背面(二极管42e的阴极)连接。输出端子0T3与两个半导体芯片40e的表面(IGBT40e的发射极)及两个半导体芯片42e的表面(二极管42e的阳极)连接。虚设端子DT3与两个半导体芯片40e及两个半导体芯片42e中的任何一个均不连接。在虚设端子DT3与各个半导体芯片40e、42e之间设置有间隔。各个信号端子ST3与IGBT40e的栅极连接。半导体芯片40e、42e及这些芯片所被安装的部分的端子HT3、0T3及ST3被密封树脂44所覆盖。此外，虚设端子DT3的基端部也被密封树脂44所覆盖。通过密封树脂44，虚设端子DT3与半导体芯片40e、42e绝缘。端子HT3、DT3、0T3及ST3从密封树脂44的内部向外部突出。
[0045]另外，虚设端子DT3在通过密封树脂44而被覆盖的部分中具有锚定部46。锚定部46从虚设端子DT3的主体部分45(8卩，从密封树脂44的内部朝向外部延伸的部分)向与主体部分45正交的方向(主体部分45的宽度方向)突出。因此，当虚设端子DT3向外部方向被拉拽时，锚定部46的靠近外部一侧的面46a将被密封树脂44按压。由此，防止了虚设端子DT3从密封树脂44中脱出的情况。
[0046]图4图示了半导体装置26。如图4所示，半导体装置26具有构成IGBT40f的半导体芯片40f及构成二极管42f的半导体芯片ASft3IGBTAOf由两个半导体芯片40f构成。因此，IGBT40f的电流容量与IGBT40a?40d相比较高。此外，二极管42f由两个半导体芯片42f构成。因此，二极管42f的电流容量与二极管42a?42d相比较高。此外，半导体装置26具有上述的低电位端子LT4及输出端子0T4。而且，半导体装置26具有虚设端子DT4及多个信号端子ST4等。低电位端子LT4与两个半导体芯片40f的背面(IGBT40f的发射极)及两个半导体芯片42f的背面(二极管42f的阳极)连接。输出端子0T4与两个半导体芯片40f的表面(IGBT40f的集电极)及两个半导体芯片42f的表面(二极管42f的阴极)连接。虚设端子DT4与两个半导体芯片40f及两个半导体芯片42f中的任何一个均不连接。在虚设端子DT4与各个半导体芯片40f、42f之间设置有间隔。各个信号端子ST4与IGBT40f的栅极连接。半导体芯片40f、42f及这些芯片所被安装的部分的端子LT4、0T4及ST4被密封树脂44所覆盖。此外，虚设端子DT4的基端部也被密封树脂44所覆盖。通过密封树脂44，虚设端子DT4与半导体芯片40f、42f绝缘。端子DT4、LT4、0T4及ST4从密封树脂44的内部向外部突出。
[0047]另外，虚设端子DT4在通过密封树脂44而被覆盖的部分中具有锚定部48。锚定部48从虚设端子DT4的主体部分47(8卩，从密封树脂44的内部朝向外部延伸的部分)向与主体部分47正交的方向(主体部分47的宽度方向)突出。因此，当虚设端子DT4向外部方向被拉拽时，锚定部48的靠近外部一侧的面48a将被密封树脂44按压。由此，防止了虚设端子DT4从密封树脂44中脱出的情况。
[0048]如图2?图4所示，半导体装置20、22、24、26的形状大致相同。因此，当重叠半导体装置20、22、24、26时，多个端子将重叠。即，端子HTl、HT2、HT3及DT4相互重叠，端子LTl、LT2、DT3及LT4相互重叠，端子IT1、0T2、0T3及0T4相互重叠。
[0049]图5图示了半导体模块10的立体图。此外，图6图示了对图5的半导体模块的上表面(配置有端子HT、LT等的一侧的面)进行俯视观察时的俯视图。如图5、图6所示，半导体模块10具有将上述的半导体装置20?26与冷却板50交替地层叠的结构。因此，一个半导体装置被夹持在两个冷却板50之间。冷却板50的内部为空洞。冷却板50通过连结管52而相互连结。在冷却板50及连结管52的内部流动有冷却剂。由此，各个半导体装置被冷却。位于半导体模块10的一侧端部的冷却板50与外壳54的侧壁54a相接。位于半导体模块10的另一侧端部的冷却板50与板簧56相接。板簧56对半导体装置和冷却板50的层叠体向侧壁54a侧施力。因此，邻接的半导体装置与冷却板50相互紧贴。各个半导体装置以端子HT、LT、0T或DT所突出的面成为半导体模块10的上表面的方式而被配置。以下，将半导体装置与冷却板50的层叠方向称为X方向，将端子HT、LT、OT、DT突出的方向称为Z方向，将与X方向及Z方向正交的方向称为y方向。
[0050]如图5、图6所示，半导体装置从侧壁54a侧起，以按照半导体装置20、22a、22b、22c、24a、26a、24b、26b、24c、26c的顺序进行排列的方式而被层叠。图7图示了图6所示的各个端子和与这些端子连接的配线。如图7所示，端子!11'1、册2、肌3、0了4沿1方向被排列为一列，通过这些端子而构成了端子列LI。即，在沿X方向观察时，端子HT1、HT2、HT3、DT4以相互重叠的方式而被排列为直线状。此外，端子1^1、1^213、1^4沿1方向被排列为一列，通过这些端子而构成了端子列L2。此外，端子IT1、0T2、0T3、0T4沿X方向被排列为一列，通过这些端子而构成了端子列L3 ο端子列L1、L2及L3相互平行地延伸。
[0051]高电位汇流条37沿着端子列LI延伸。高电位汇流条37被焊接于构成端子列LI的各个端子。通过构成端子列LI的端子中的高电位端子HT1、ΗΤ2、ΗΤ3，高电位汇流条37与半导体装置20、22、24内的半导体芯片连接。另一方面，半导体装置26的虚设端子DT4如图4所示那样，在密封树脂44的内部与半导体芯片40f、42f中的任何一个都绝缘。因此，高电位汇流条37虽然与虚设端子DT4连接，但未与半导体芯片40f、42f连接。因此，虚设端子DT4不发挥电功能。但是，通过像这样将高电位汇流条37与各个虚设端子DT4连接，从而能够加固高电位汇流条37。由此，能够对高电位汇流条37的振动等进行抑制。
[0052]低电位汇流条38沿着端子列L2延伸。低电位汇流条38被焊接于构成端子列L2的各个端子。通过构成端子列L2的端子中的低电位端子LT1、LT2、LT4，低电位汇流条38与半导体装置20、22、26内的半导体芯片连接。另一方面，半导体装置24的虚设端子DT3如图3所示那样，在密封树脂44的内部与半导体芯片40e、42e中的任何一个都绝缘。因此，低电位汇流条38虽然与虚设端子DT3连接，但未与半导体芯片40e、42e连接。因此，虚设端子DT3不发挥电功能。但是，通过想这样将低电位汇流条38与虚设端子DT3连接，从而能够加固低电位汇流条38。由此，能够对低电位汇流条38的振动等进行抑制。
[0053]构成端子列L3的输入端子ITl与电源配线91连接。此外，构成端子列L3的输出端子0T2、0T3及0T4分别与输出配线34a、34b、34c、36a、36b、36c中的相对应的一个连接。
[0054]如图7所示，通过各个端子与各个配线连接，从而构成了图1所示的电路。如上述那样，通过将端子排列为直线状而形成端子列L1、L2及L3，并沿着端子列L1、L2配置汇流条，从而能够减小配线的引绕距离。由此，能够使半导体模块10小型化。此外，通过如上述那样排列端子，从而能够沿着端子列而效率地实施将各个端子焊接到配线上的作业。因此，能够效率地制造出半导体模块10。
[0055]其次，对半导体装置20、22、24、26的制造方法进行说明。
[0056]首先，对图2所示的半导体装置20的制造工序进行说明。在半导体装置20的制造工序中，首先制造图8所示的半成品20x。图8的引线框60为通过框体61而使高电位端子HT1、低电位端子LTl及信号端子STl相互连接的金属部件。首先，使用焊锡而将半导体芯片40a、42a安装在引线框60的高电位端子HTl上。此外，使用焊锡而将半导体芯片40b、42b安装在引线框60的低电位端子LTl上。其次，通过引线接合而将各个信号端子STl与半导体芯片40a、40b连接。其次，通过焊锡而将输出端子ITl接合在半导体芯片40a、40b、42a、42b的表面上。由此，完成图8所不的半成品20x。
[0057]其次，对于半成品20x，使用图9所示的成形模具70而实施注塑成型。另外，图9图示了打开了成形模具70时的单侧的模具。图9的斜线部分为分型面72(S卩，当关闭成形模具70时，与相反侧的模具接触的面)。如图所示，在成形模具70的分型面72上形成有空腔74与槽76。空腔74为树脂被注入的空间。槽76为用于接收引线框的槽。槽76的深度与空腔74的深度相比较浅。槽76具有高电位端子接收槽76a、低电位端子接收槽76b、输入输出端子接收槽76c、信号端子接收槽76d及环状槽76e。槽76a、76b及76d从环状槽76e延伸至空腔74。槽76c延伸至空腔74。
[0058]在对半成品20x实施注塑成型的情况下，如图10所示，将半成品20x安置在成形模具70中。半导体芯片40a、40b、42a、42b被配置在空腔74内。引线框60的位于与空腔74相比靠外侧的部分被配置在槽76内。更详细而言，高电位端子HTl被配置在高电位端子接收槽76a内。低电位端子LTl被配置在低电位端子接收槽76b内。输入端子ITl被配置在输入输出端子接收槽76c内。信号端子STl被配置在信号端子接收槽76d内。各个端子HTl、LT1、ITl及STl无间隙地紧贴于各个端子接收槽76a?76d的内壁。在如图10所示那样将半成品20x安置在成形模具70中之后，关闭成形模具70，并向在空腔74内填充熔融树脂。此时，由于各个端子HT1、LT1、IT1及STl无间隙地紧贴于各个端子接收槽76a?76d的内壁，因此熔融树脂不会流入端子接收槽76a?76d内。之后，冷却成形模具70，而使熔融树脂固化。由此，对半导体芯片40a、40b、42a、42b进行密封的密封树脂44(图2)被形成。在熔融树脂固化后将成形品从成形模具70中取出。之后，切断引线框60而将框体61从各个端子HTl、LT1、ITl及STl上切掉。由此，端子HTl、LT1及STl相互分离。通过以上的工序，而完成图2所示的半导体装置20。
[0059]半导体装置22的制造工序与半导体装置20的制造工序大致相同，因此省略说明。
[0060]其次，对图3所示的半导体装置24的制造工序进行说明。在半导体装置24的制造工序中，首先制造图11所示的半成品24x。图11的引线框62为通过框体63而使高电位端子HT3、虚设端子DT3及信号端子ST3相互连接的金属部件。首先，使用焊锡而将半导体芯片40e、42e安装在引线框62的高电位端子HT3上。另外，虚设端子DT3被配置在与高电位端子HT3隔开间隔的位置处。即，虚设端子DT3被配置在与半导体芯片40e、42e隔开间隔的位置处。其次，通过引线接合而将信号端子ST3与半导体芯片40e连接。其次，通过焊锡而将输出端子0T3接合到半导体芯片40e、42e的表面上。由此，完成图11所示的半成品24x。另外，半成品24x的端子HT3、DT3、0T3的宽度、厚度、间距及位置与图8的半成品20x的端子HT1、LT1、IT1的宽度、厚度、间距及位置相同。
[0061]其次，对于半成品24x，使用图9所示的成形模具70而实施注塑成型。首先，将半成品24x安置在成形模具70中。半导体芯片40e、42e被配置在空腔74内。高电位端子HT3被配置在高电位端子接收槽76a内。虚设端子DT3被配置在低电位端子接收槽76b内。输出端子0T3被配置在输入输出端子接收槽76c内。信号端子ST3被配置在信号端子接收槽76d内。各个端子HT3、DT3、0T3及ST3无间隔地紧贴于各个端子接收槽76a?76d的内壁。之后，关闭成形模具70，并实施注塑成型。由于各个端子HT3、DT3、0T3及ST3无间隔地紧贴于各个端子接收槽76a?76d的内壁，因此熔融树脂不会流入端子接收槽76a?76d内。通过实施注塑成型，从而对半导体芯片40e、42e进行密封的密封树脂44(图3)被形成。之后，切断引线框62，而使端子HT3、DT3及ST3相互分离。通过以上的工序，而完成图3所示的半导体装置24。如此，能够使用与半导体装置20、22共用的成形模具70来制造半导体装置24。
[0062]其次，对图4所示的半导体装置26的制造工序进行说明。在半导体装置26的制造工序中，首先制造图12所示的半成品26x。图12的引线框64为通过框体65而使虚设端子DT4、低电位端子LT4及信号端子ST4相互连接的金属部件。首先，使用焊锡而将半导体芯片40f、42f安装在引线框64的低电位端子LT4上。另外，虚设端子DT4被配置在与低电位端子LT4隔开间隔的位置处。即，虚设端子DT4被配置在与半导体芯片40f、42f隔开间隔的位置处。其次，通过引线接合而将信号端子ST4与半导体芯片40f连接。其次，通过焊锡而将输出端子0T4接合于半导体芯片40f、42f的表面上。由此，完成图12所示的半成品26x。另外，半成品26x的端子DT4、LT4、0T4的宽度、厚度、间距及位置与图8的半成品20x的端子HT1、LT1、IT1的宽度、厚度、间距及位置相同。
[0063]其次，对于半成品26x，使用图9所示的成形模具70而实施注塑成型。首先，将半成品26x安置在成形模具70中。半导体芯片40f、42f被配置在空腔74内。虚设端子DT4被配置在高电位端子接收槽76a内。低电位端子LT4被配置在低电位端子接收槽76b内。输出端子0T4被配置在输入输出端子接收槽76c内。信号端子ST4被配置在信号端子接收槽76d内。各个端子DT4、LT4、0T4及ST4无间隙地紧贴于各个端子接收槽76a?76d的内壁。之后，关闭成形模具70，并实施注塑成型。由于各个端子DT4、LT4、0T4及ST4无间隙地紧贴于各个端子接收槽76a?76d的内壁，因此熔融树脂不会流入端子接收槽76a?76d内。通过实施注塑成型，对半导体芯片40f、42f进行密封的密封树脂44(图4)被形成。之后，将引线框64进行切断，而使端子DT4、LT4及ST4相互分离。通过以上的工序，而完成图4所示的半导体装置26。如此，能够使用与半导体装置20、22共用的成形模具70来制造半导体装置26。
[0064]如上文所说明的那样，实施例1的半导体模块10具有半导体装置20、22、24、26。半导体装置20、22具有高电位端子HT、低电位端子LT及输入输出端子ΙΤ、0Τ。即，半导体装置20、22为具有三个流通主电流的端子的3端子型的半导体装置。半导体装置24具有高电位端子HT与输出端子0Τ。半导体装置24不具有低电位端子LT，取而代之具有虚设端子DT。即，半导体装置24为具有两个流通主电流的端子的2端子型的半导体装置。半导体装置26具有低电位端子LT与输出端子0Τ。半导体装置26不具有高电位端子ΗΤ，取而代之具有虚设端子DT。SP，半导体装置26为具有两个流通主电流的端子的2端子型的半导体装置。半导体装置20、22、24、26被层叠，由此，高电位端子HT被排列为一列，低电位端子LT被排列为一列，输入输出端子ΙΤ、0Τ被排列为一列。如图7所示，在不具有低电位端子LT的半导体装置24中，虚设端子DT3被配置在低电位端子LT的端子列L2的位置上。此外，在不具有高电位端子HT的半导体装置26中，虚设端子DT4被配置在高电位端子HT的端子列LI的位置上。如上述那样，通过将虚设端子DT配置在所缺少的端子的位置上，从而能够使各个半导体装置的形状在沿着层叠方向(X方向)进行观察时大致相同。即，能够使沿着层叠方向进行观察时的各个半导体装置的端子的数量、端子之间的间距及各个端子的宽度大致相同。因此，半导体装置20、22、24、26中的任何一个都与成形模具70的端子接收槽匹配。因此，能够使用共用的成形模具70来制造半导体装置20、22、24、26。由于能够使用共用的成形模具70，从而半导体模块10的制造效率飞跃地提升。以下，更详细地进行说明。
[0065]虽然在图9中图示了与成形模具70中的一个空腔74相对应的范围，但实际上，成形模具70具有多个(例如10个)空腔74，并同时实施针对10个半导体装置的注塑成型。因此，成形模具70的重量例如为500kg左右。此外，在注塑成型时，将成形模具70加热至120?200 °C。将重量极大的成形模具70从常温加热至上述的温度通常需要3?6小时。这是由于若以短时间实施加热，则在成形模具70的内部温度将变得不均匀，由此导致品质低下。若针对所要制造的每一个半导体装置而变更成形模具，则必须谨慎地实施对较重的成形模具进行更换的作业，从而耗费时间。此外，将更换后的成形模具从常温加热至上述的温度会耗费时间。因此，成形模具的更换作业需要极长的时间。对此，在上述的半导体模块10中，在所使用的半导体装置20、22、24、26的制造中能够使用共用的成形模具70。因此，不需要成形模具的更换作业。因此，能够极为效率地制造半导体模块10。
[0066]如上文所说明的那样，能够效率地制造该半导体模块10。
[0067]实施例2
[0068]图13所示的实施例2的半导体模块110的电路结构与图1的逆变器84相同。半导体模块110将直流电源112的输出电压转换为三相交流电压，并向电动机96进行供给。
[0069]如图14、图15所示，半导体模块110具有半导体装置24、26和冷却板50的层叠结构。从侧壁54a侧起，半导体装置以半导体装置24a、26a、24b、26b、24c、26(^^顺序进行排列。图15所示的配线结构与相对于图7的半导体装置24、26的配线结构相同。
[0070]半导体装置24为在高电位端子HT3与输出端子0T3之间流通有电流的2端子型半导体装置。半导体装置26为在低电位端子LT4与输出端子0T4之间流通有电流的2端子型半导体装置。即，半导体模块110由两种2端子型半导体装置构成。此外，如上所述，半导体装置24与半导体装置26能够通过共用的成形模具70而制造出。因此，能够效率地制造半导体模块110。如此，即使在由两种2端子型半导体装置构成半导体模块110的情况下，通过代替所缺少的端子而设置虚设端子，从而能够效率地制造半导体模块110。
[0071]另外，在上述的实施例1、2中，虚设端子DT3、DT4具有锚定部46、48。锚定部46、48在虚设端子DT3、DT4的宽度方向上延伸。但是，作为锚定部的形状也可以采用其他形状。例如，可以如图16所示那样，虚设端子DT3在厚度方向上弯曲，并通过弯曲的部分而构成锚定部46。此外，也可以如图17所示那样，在虚设端子DT3上形成贯穿孔46b，并且使密封树脂44进入贯穿孔46b内。在图24、图25的结构中，也能够防止虚设端子DT3的脱出。作为虚设端子DT4的锚定部48，也可以采用图24、图25的结构。此外，在虚设端子不易从密封树脂44中脱出的情况下，也可以不形成锚定部46、48。
[0072]此外，在上述的实施例中，在密封树脂44的内部配置有四个半导体芯片。但是，由于设置虚设端子而使半导体装置的尺寸变大，因此也可以在密封树脂44的内部配置更多的半导体芯片。由此，能够使半导体装置的电流容量提升。
[0073]以下对各个实施例的结构要素与本发明的结构要素之间的关系进行说明。
[0074]在实施例1中，能够将半导体装置20、22视作本发明的第一半导体装置的一个示例，将半导体装置24视作本发明的第二半导体装置的一个示例。在此情况下，输入输出端子ITl、0T2为本发明的第一端子的一个示例，高电位输出端子HTl、HT2为本发明的第二端子的一个不例，低电位输出端子LTl、LT2为本发明的第三端子的一个不例，输出端子0T3为本发明的第四端子的一个示例，高电位输出端子HT3为本发明的第五端子的一个示例，虚设端子DT3为本发明的第六端子的一个示例。此外，在此情况下，能够将半导体装置26视作本发明的第三半导体装置的一个示例。
[0075]此外，在实施例1中，能够将半导体装置20、22视作本发明的第一半导体装置的一个示例，将半导体装置26视作本发明的第二半导体装置的一个示例。在该情况下，输入输出端子IT1、0T2为本发明的第一端子的一个不例，低电位输出端子LT1、LT2为本发明的第二端子的一个不例，高电位输出端子HTl、HT2为本发明的第三端子的一个不例，输出端子0T4为本发明的第四端子的一个示例，低电位输出端子LT4为本发明的第五端子的一个示例，虚设端子DT4为本发明的第六端子的一个示例。此外，在该情况下，能够将半导体装置24视作本发明的第三半导体装置。
[0076]此外，在实施例1、2中，能够将半导体装置24视作本发明的第一半导体装置的一个示例，将半导体装置26视作本发明的第二半导体装置的一个示例。在此情况下，输出端子0T3为本发明的第一端子的一个示例，虚设端子DT3为本发明的第二端子的一个示例，高电位端子HT3为本发明的第三端子的一个示例，输出端子0T4为本发明的第四端子的一个示例，低电位端子LT4为本发明的第五端子的一个示例，虚设端子DT4为本发明的第六端子的一个示例。
[0077]以下列举本说明书所公开的半导体模块的结构。另外，各个结构均独立地有用。
[0078]半导体模块具有多个第一半导体装置、多个第二半导体装置、第一配线、第二配线。各个所述第一半导体装置具有第一密封树脂;第一端子、第二端子以及第三端子，所述第一端子、第二端子以及第三端子从所述第一密封树脂的内部向外部突出；第一半导体芯片，其被配置在所述第一密封树脂的内部并且至少与所述第一端子和所述第三端子连接。各个所述第二半导体装置具有第二密封树脂;第四端子、第五端子以及第六端子，所述第四端子、第五端子以及第六端子从所述第二密封树脂的内部向外部突出；第二半导体芯片。第二半导体芯片被配置在所述第二密封树脂的内部，并与所述第四端子和所述第五端子连接，而未与所述第六端子连接。多个所述第一半导体装置和多个所述第二第半导体装置被层叠。所述第一端子和所述第四端子沿着所述层叠方向被排列为一列。所述第二端子和所述第五端子沿着所述层叠方向被排列为一列。所述第三端子和所述第六端子沿着所述层叠方向被排列为一列。所述第一配线沿着所述第二端子和所述第五端子的列延伸，并与所述第五端子连接。所述第二配线沿着所述第三端子和所述第六端子的列延伸，并与所述第三端子连接。
[0079]在本说明书所公开的一个示例的结构中，所述第六端子的所述第二密封树脂的内部的部分具有锚定部，所述锚定部在所述第六端子从所述第二密封树脂的内部朝向外部被拉拽时与所述第二密封树脂抵接。
[0080]根据此结构，能够防止第六端子从第二密封树脂中脱出的情况。
[0081]在本说明书所公开的一个示例的结构中，所述第二配线与所述第六端子连接。
[0082]根据该结构，能够通过第六端子而加固第二配线。此外，由于第六端子未与第二半导体芯片连接，因此即使将第二配线与第六端子连接，第二配线与第二半导体芯片也不会连接。
[0083]在本说明书所公开的一个示例的结构中，所述第二配线未与所述第六端子连接。
[0084]根据此结构，由于第二配线的连接点变少，因此能够效率地制造半导体模块。
[0085]本说明书所公开的一个示例的半导体装置具有半导体芯片；密封树脂，其对所述半导体芯片进行覆盖;第一有效端子，其从所述密封树脂的内部向外部突出，并在所述密封树脂的内部与所述半导体芯片连接;第二有效端子，其从所述密封树脂的内部向外部突出，并在所述密封树脂的内部与所述半导体芯片连接;虚设端子，其从所述密封树脂的内部向外部突出，并在所述密封树脂的内部未与所述半导体芯片连接。
[0086]另外，半导体芯片也可以在密封树脂的内部存在有多个。在此情况下，第一有效端子只需与密封树脂的内部的多个半导体芯片中的至少一个连接即可。此外，第二有效端子只需与密封树脂的内部的多个半导体芯片中的至少一个连接即可。此外，虚设端子与密封树脂的内部的多个半导体芯片中的任何一个均不连接。
[0087]在本说明书所公开的一个示例的半导体装置中，所述虚设端子的所述密封树脂的内部的部分具有锚定部，所述锚定部在所述虚设端子从所述密封树脂的内部朝向外部的方向被拉拽时与所述密封树脂抵接。
[0088]在本说明书所公开的一个示例的半导体装置的制造方法中，使用共用的成形模具而对第一半导体装置和第二半导体装置进行制造。所述成形模具具有:空腔;和与所述空腔相连的第一端子接收槽、第二端子接收槽以及第三端子接收槽。用于制造所述第一半导体装置的第一半成品具有:第一半导体芯片；与所述第一半导体芯片连接的第一端子及第三端子;和第二端子。所述第一半导体装置的制造过程包括安置工序和密封工序。在安置工序中，以所述第一半导体芯片被配置在空腔内，所述第一端子被配置在所述第一端子接收槽内，所述第二端子被配置在所述第二端子接收槽内，所述第三端子被配置在所述第三端子接收槽内的方式，而将所述第一半成品安置在所述成形模具中。在密封工序中，使用所述成形模具而将所述第一半导体芯片通过密封树脂进行密封。用于制造所述第二半导体装置的第二半成品具有:第二半导体芯片;与所述第二半导体芯片连接的第四端子及第五端子;和从所述第二半导体芯片隔开间隔而配置的第六端子。所述第二半导体装置的制造过程包括安置工序和密封工序。在安置工序中，以所述第二半导体芯片被配置在空腔内，所述第四端子被配置在所述第一端子接收槽内，所述第五端子被配置在所述第二端子接收槽内，所述第六端子被配置在所述第三端子接收槽内的方式，而将所述第二半成品安置在所述成形模具中。在密封工序中，在所述安置后，使用所述成形模具而将所述第二半导体芯片通过密封树脂进行密封。
[0089]另外，第一半成品也可以具有多个第一半导体芯片。在此情况下，第一端子只需与多个第一半导体芯片中的至少一个连接即可。此外，第三端子只要与多个第一半导体芯片中的至少一个连接即可。此外，第二端子既可以与第一半导体芯片连接，也可以不与第一半导体芯片连接(即，可以与第一半导体芯片隔开间隔而配置)。在存在有多个第一半导体芯片的情况下，第二端子不与第一半导体芯片连接意味着第二端子与任何一个第一半导体芯片都不连接(即，与多个第一半导体芯片中的任何一个都隔开间隔而配置)。
[0090]此外，第二半成品可以具有多个第二半导体芯片。在此情况下，第四端子只需与多个第二半导体芯片中的至少一个连接即可。此外，第五端子只需与多个第二半导体芯片中的至少一个连接即可。此外，第六端子与多个第二半导体芯片中的任何一个都隔开间隔而配置。
[0091]根据此方法，能够使用共用的成形模具来制造第一半导体装置与第二半导体装置。
[0092]以上，虽然对实施方式进行了详细说明，但这些只不过是例示，而并不对权利要求书进行限定。在权利要求书所记载的技术中，包括对上文所例示的具体例进行了各种改变、变更的内容。
[0093]在本说明书或附图中所说明的技术要素以单一或各种组合的方式来发挥技术上的有用性，并不限定于申请时权利要求所记载的组合。此外，本说明书或附图所例示的技术为同时实现多个目的的技术，并且实现其中一个目的本身便具有技术上的有用性。
[0094]符号说明
[0095]10:半导体模块;20?26:半导体装置;34、36:输出配线；37:高电位汇流条;38:低电位汇流条;40:半导体芯片(IGBT); 42:半导体芯片(二极管)；44:密封树脂;46、48:锚定部;50:冷却板;52:连结管;70:成形模具;74:空腔;76a:高电位端子接收槽;76b:低电位端子接收槽;76c:输入输出端子接收槽;80:电压转换器;82、84:逆变器;90:电源;91:电源配线;92:电抗器;94:电动机;96:电动机;DT:虚设端子;HT:高电位端子;LT:低电位端子；IT:输入端子;OT:输出端子。
【主权项】
1.一种半导体模块，具有: 多个第一半导体装置； 多个第二半导体装置； 第一配线； 第二配线， 各个所述第一半导体装置具有: 第一密封树脂； 第一端子、第二端子以及第三端子，所述第一端子、第二端子以及第三端子从所述第一密封树脂的内部向外部突出； 第一半导体芯片，其被配置在所述第一密封树脂的内部并且至少与所述第一端子和所述第三端子连接， 各个所述第二半导体装置具有: 第二密封树脂； 第四端子、第五端子以及第六端子，所述第四端子、第五端子以及第六端子从所述第二密封树脂的内部向外部突出； 第二半导体芯片，其被配置在所述第二密封树脂的内部，并且与所述第四端子和所述第五端子连接，而未与所述第六端子连接， 多个所述第一半导体装置和多个所述第二半导体装置被层叠， 所述第一端子和所述第四端子沿着所述层叠方向被排列为一列， 所述第二端子和所述第五端子沿着所述层叠方向被排列为一列， 所述第三端子和所述第六端子沿着所述层叠方向被排列为一列， 所述第一配线沿着所述第二端子和所述第五端子的列延伸，并且与所述第五端子连接， 所述第二配线沿着所述第三端子和所述第六端子的列延伸，并且与所述第三端子连接。2.如权利要求1所述的半导体模块，其中， 所述第六端子的所述第二密封树脂的内部的部分具有锚定部，所述锚定部在所述第六端子从所述第二密封树脂的内部朝向外部被拉拽时与所述第二密封树脂抵接。3.如权利要求1或2所述的半导体模块，其中， 所述第二配线与所述第六端子连接。4.如权利要求1或2所述的半导体模块，其中， 所述第二配线未与所述第六端子连接。5.—种半导体装置，具有: 半导体芯片； 密封树脂，其对所述半导体芯片进行覆盖； 第一有效端子，其从所述密封树脂的内部向外部突出，并在所述密封树脂的内部与所述半导体芯片连接； 第二有效端子，其从所述密封树脂的内部向外部突出，并在所述密封树脂的内部与所述半导体芯片连接； 虚设端子，其从所述密封树脂的内部向外部突出，并在所述密封树脂的内部未与所述半导体芯片连接。6.如权利要求5所述的半导体装置，其中， 所述虚设端子的所述密封树脂的内部的部分具有锚定部，所述锚定部在所述虚设端子从所述密封树脂的内部朝向外部被拉拽时与所述密封树脂抵接。7.—种方法，其为使用共用的成形模具而对第一半导体装置和第二半导体装置进行制造的方法，其中， 所述成形模具具有:空腔;和与所述空腔相连的第一端子接收槽、第二端子接收槽以及第三端子接收槽， 用于制造所述第一半导体装置的第一半成品具有:第一半导体芯片；与所述第一半导体芯片连接的第一端子及第三端子;和第二端子， 所述第一半导体装置的制造过程包括: 以所述第一半导体芯片被配置在空腔内，所述第一端子被配置在所述第一端子接收槽内，所述第二端子被配置在所述第二端子接收槽内，所述第三端子被配置在所述第三端子接收槽内的方式，而将所述第一半成品安置在所述成形模具中的工序； 在所述安置后，使用所述成形模具而将所述第一半导体芯片通过密封树脂进行密封的工序， 用于制造所述第二半导体装置的第二半成品具有:第二半导体芯片；与所述第二半导体芯片连接的第四端子及第五端子；和从所述第二半导体芯片隔开间隔而配置的第六端子， 所述第二半导体装置的制造过程包括: 以所述第二半导体芯片被配置在空腔内，所述第四端子被配置在所述第一端子接收槽内，所述第五端子被配置在所述第二端子接收槽内，所述第六端子被配置在所述第三端子接收槽内的方式，而将所述第二半成品安置在所述成形模具中的工序； 使用所述成形模具而将所述第二半导体芯片通过密封树脂进行密封的工序。
【文档编号】H01L25/18GK105914203SQ201610101930
【公开日】2016年8月31日
【申请日】2016年2月24日
【发明人】大野裕孝
【申请人】丰田自动车株式会社