改善框架表面与塑封体分层的引线框架及封装体的制作方法
【专利摘要】本发明提供一种改善框架表面与塑封体分层的引线框架及封装体，用于半导体封装技术领域，所述引线框架包括至少一基岛，所述基岛包括锁膜区及用于设置芯片的芯片区，在所述锁膜区表面设置有多个朝向所述引线框架凹陷的凹槽，多个所述凹槽围成闭合图形。本发明的优点在于，在锁膜区设置凹槽，增大了引线框架表面与模胶的锁膜接触面积，且所述凹槽形成闭合结构，该闭合结构以爪型的形式“抓住”所述模胶，进一步增强了后续封装中凹槽对模胶的抓力，加强模胶与引线框架的结合强度，提高锁模区的锁膜强度，解决分层的问题，提高可靠性。
【专利说明】
改善框架表面与塑封体分层的引线框架及封装体
技术领域
[0001]本发明涉及半导体封装领域，尤其涉及一种改善框架表面与塑封体分层的引线框架及封装体。
【背景技术】
[0002]引线框架作为集成电路的芯片载体，是一种借助于键合金丝实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关键结构件，它起到了和外部导线连接的桥梁作用，绝大部分的半导体集成块中都需要使用引线框架，是电子信息产业中重要的基础材料。
[0003]图1是现有的引线框架的结构示意图，参见图1及图2，在引线框架I的基岛2上可焊接芯片3，焊接芯片3并打线后再采用模胶进行塑封，所述封装线在图中采用虚线标示。由于引线框架与模胶结合力不够会导致模胶与引线框架未设置芯片的表面分离，发生分层的现象，影响产品的可靠性。
【发明内容】
[0004]本发明所要解决的技术问题是，提供一种改善框架表面与塑封体分层的引线框架及封装体。
[0005]为了解决上述问题，本发明提供了一种改善框架表面与塑封体分层的引线框架，包括至少一基岛，所述基岛包括锁膜区及用于设置芯片的芯片区，在所述锁膜区表面设置有多个朝向所述引线框架凹陷的凹槽，多个所述凹槽围成闭合图形。
[0006]进一步，多个所述凹槽围成一个或多个回型闭合图形。
[0007]进一步，所述凹槽的截面为V型、矩形或燕尾型。
[0008]进一步，所述凹槽的截面为V型时，所述V型开口角度为30°?120°。
[0009]进一步，所述凹槽的截面为V型时，所述凹槽的深度为0.01?0.038mm。
[0010]进一步，所述凹槽的截面为矩形或燕尾型时，所述凹槽的深度为所述引线框架厚度的30%?80%。
[0011]进一步，多个所述凹槽间隔设置并围成一闭合图形。
[0012]进一步，相邻两个所述凹槽的间隔距离为0.1?0.5mm。
[0013]进一步，所述锁模区设置在所述芯片区四周或所述芯片区相邻的两侧。
[0014]本发明还提供一种封装体，包括塑封体及封装在所述塑封体内的引线框架，所述引线框架为上述的引线框架。
[0015]本发明的优点在于，在锁膜区设置凹槽，增大了引线框架表面与模胶的锁膜接触面积，且所述凹槽形成闭合结构，该闭合结构以爪型的形式“抓住”所述模胶，进一步增强了后续封装中凹槽对模胶的抓力，加强模胶与引线框架的结合强度，提高锁模区的锁膜强度，解决分层的问题，提高可靠性。
【附图说明】
[0016]图1是现有的引线框架的结构示意图；
[0017]图2是本发明改善框架表面与塑封体分层的引线框架的第一【具体实施方式】的结构示意图；
[0018]图3是图2中A-A部位的截面示意图；
[0019]图4及图5是本发明改善框架表面与塑封体分层的引线框架第二【具体实施方式】中的凹槽的截面示意图；
[0020]图6是本发明改善框架表面与塑封体分层的引线框架的第二【具体实施方式】的结构示意图；
[0021]图7是本发明改善框架表面与塑封体分层的引线框架的第三【具体实施方式】的结构示意图；
[0022]图8是本发明封装体的结构示意图。
【具体实施方式】
[0023]下面结合附图对本发明提供的改善框架表面与塑封体分层的引线框架及封装体的【具体实施方式】做详细说明。在本发明中，为了更加清楚地说明本发明引线框架的结构，在附图中仅示意性地标示出基岛的结构示意图，引线框架的其他部分结构与现有的引线框架的结构相同。
[0024]参见图2及图3，在本发明改善框架表面与塑封体分层的引线框架的第一【具体实施方式】中，所述引线框架包括至少一基岛30，所述基岛30包括锁膜区31及用于设置芯片的芯片区32。所述锁膜区31指的是所述基岛30除芯片区32之外的表面区域，在图3中采用虚线示意性地标示出所述锁膜区31及芯片区32。进一步，所述锁模区31设置在所述芯片区32四周或所述芯片区32相邻的两侧，在本【具体实施方式】中，所述锁模区31设置在所述芯片区32相邻的两侧，参见图8，在本发明第三【具体实施方式】中，所述锁膜区31设置在所述芯片区32的四周。
[0025]在所述锁膜区31表面设置有多个朝向所述引线框架凹陷的凹槽33，多个所述凹槽33围成闭合图形，在本【具体实施方式】中，多个凹槽33首尾相连形成一个闭合图形。形成所述闭合图形能够提高后续封装中凹槽33对模胶的抓力，加强模胶与引线框架的结合强度，提高锁模区31的锁膜强度，解决分层的问题，提高可靠性，且在该闭合图形中心还存在没有形成凹槽33的引线框架的表面，从而避免锁模区的引线框架全部被形成凹槽33，能够保持引线框架的稳定性。优选地，多个所述凹槽33围成一个或多个回型闭合图形。
[0026]参见图3，在本【具体实施方式】中，所述凹槽33的截面为V型。优选地，所述V型的开口角度Θ为30° ?120°，具体可以为30°、40。、50。、60。、70。、80。、50°、100°、110°、120°，所述凹槽的深度为0.01 ?0.038mm，具体可以为0.01mm、0.015mm、0.020mm、0.025mm、0.030mm、
0.035mm、0.038mm J型的凹槽33可采用半蚀刻或冲压的方法形成。
[0027]参见图4及图5，在本发明第二【具体实施方式】中，所述凹槽33的截面为矩形(参见图
5)或燕尾型(参见图6)。矩形的凹槽或燕尾型的凹槽可采用冲压的方式形成，加强模胶与引线框架的结合强度，解决锁膜问题，取得更好的可靠性。优选地，在本【具体实施方式】中，所述凹槽33的深度为所述引线框架厚度的30%?80%，以在提高锁膜强度的同时保持引线框架的稳定性。参见图6，多个所述凹槽33间隔设置并围成一闭合图形。相邻两个所述凹槽33的间隔距离为0.1?0.5mm，即从一个凹槽33的中心至相邻的另一个凹槽33的中心的距离为0.1?0.5mm，具体可以为0.1mm、0.2mm、0.3mm、0.4mm、0.5mm。
[0028]优选地，所述V型截面的凹槽33与所述矩形或燕尾型截面的凹槽33可混合搭配设计。参见图7，在本发明第三【具体实施方式】中，在所述锁模区31内，所述矩形或燕尾型截面的凹槽33设置在所述V型截面的凹槽33的外围，进一步增强了锁膜强度。在本【具体实施方式】中，所有所述凹槽33围成一闭合图形，而不是具有相同截面的凹槽围成一闭合图形。在本发明其他【具体实施方式】中，可以是具有相同截面的凹槽围成一闭合图形。
[0029]参见图8，本发明还提供一种封装体，所述封装体包括塑封体100及封装在所述塑封体100内的引线框架101、设置在所述引线框架101的基岛30上的芯片102。图中采用虚线标示出所述塑封体100，所述引线框架101的结构与上述的引线框架的结构相同。在本发明中，采用模胶塑封所述引线框架101，所述模胶固化后形成塑封体100。由于所述引线框架101的锁模区31设置有凹槽33，加强了模胶与引线框架101的结合强度，解决了分层问题，使得封装体具有更好的可靠性。
[0030]以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种改善框架表面与塑封体分层的引线框架，包括至少一基岛，其特征在于，所述基岛包括锁膜区及用于设置芯片的芯片区，在所述锁膜区表面设置有多个朝向所述引线框架凹陷的凹槽，多个所述凹槽围成闭合图形。2.根据权利要求1所述的引线框架，其特征在于，多个所述凹槽围成一个或多个回型闭合图形。3.根据权利要求1所述的引线框架，其特征在于，所述凹槽的截面为V型、矩形或燕尾型。4.根据权利要求3所述的引线框架，其特征在于，所述凹槽的截面为V型时，所述V型开口角度为30°?120°。5.根据权利要求3所述的引线框架，其特征在于，所述凹槽的截面为V型时，所述凹槽的深度为0.01?0.038mm。6.根据权利要求3所述的引线框架，其特征在于，所述凹槽的截面为矩形或燕尾型时，所述凹槽的深度为所述引线框架厚度的30%?80%。7.根据权利要求1所述的引线框架，其特征在于，多个所述凹槽间隔设置并围成一闭合图形。8.根据权利要求7所述的引线框架，其特征在于，相邻两个所述凹槽的间隔距离为0.1?0.5mmο9.根据权利要求1所述的引线框架，其特征在于，所述锁模区设置在所述芯片区四周或所述芯片区相邻的两侧。10.一种封装体，包括塑封体及封装在所述塑封体内的引线框架，其特征在于，所述引线框架为权利要求1?9任意一项所述的引线框架。
【文档编号】H01L23/495GK105938826SQ201610415234
【公开日】2016年9月14日
【申请日】2016年6月14日
【发明人】阳小芮, 蒋慜佶
【申请人】上海凯虹科技电子有限公司