阵列基板的制作方法、阵列基板及显示装置的制造方法

阵列基板的制作方法、阵列基板及显示装置的制造方法
【专利摘要】本发明公开了一种阵列基板的制作方法、阵列基板及显示装置，属于显示技术领域。所述制作方法包括：在衬底基板上形成氧化物有源层，所述衬底基板包括显示区域和非显示区域；在所述氧化物有源层上形成光刻胶层；形成有源层图形；去除所述显示区域的光刻胶层；对所述显示区域的氧化物有源层进行等离子体表面处理，以增加所述显示区域的氧化物有源层的含氧量。本发明能够同时保证显示区域和非显示区域的薄膜晶体管的可靠性。
【专利说明】
阵列基板的制作方法、阵列基板及显示装置
技术领域
[0001]本发明属于显示技术领域，特别涉及一种阵列基板的制作方法、阵列基板及显示
目.0
【背景技术】
[0002]阵列基板行驱动技术(Gate Driver on Array，G0A)是一种将栅极驱动电路集成在阵列基板上的工艺技术。现有一种基于GOA技术的阵列基板，该阵列基板包括显示区域和非显示区域，显示区域和非显示区域均采用氧化物薄膜晶体管(Oxide Thin FilmTransistor,Oxide TFT)实现。该阵列基板通常将显示区域的氧化物薄膜晶体管和非显示区域的氧化物薄膜晶体管采用相同的工艺同步制作，从而节约了阵列基板的制作成本、提高了制作效率。
[0003]在该阵列基板工作的过程中，显示区域内的氧化物薄膜晶体管会长期受到外界施加的电压，随着工作时间的增长，氧化物薄膜晶体管内将积累大量电荷，氧化物薄膜晶体管的阈值电压(Vth)会因积累的电荷而负向漂移，进而影响到显示区域内的氧化物薄膜晶体管的可靠度。

【发明内容】

[0004]为了解决如何保证显示区域的氧化物薄膜晶体管的可靠度的问题，本发明实施例提供了一种阵列基板的制作方法、阵列基板及显示装置。所述技术方案如下:
[0005]本发明实施例提供了一种阵列基板的制作方法，所述制作方法包括:
[0006]在衬底基板上形成氧化物有源层，所述衬底基板包括显示区域和非显示区域；
[0007]在所述氧化物有源层上形成光刻胶层；
[0008]形成有源层图形；
[0009]去除所述显示区域的光刻胶层；
[0010]对所述显示区域的氧化物有源层进行等离子体表面处理，以增加所述显示区域的氧化物有源层的含氧量。
[0011]在本发明的一种实现方式中，所述制作方法还包括:
[0012]在所述在衬底基板上形成氧化物有源层之前，在所述衬底基板上依次形成栅极层和栅极绝缘层。
[0013]在本发明的另一种实现方式中，所述在所述氧化物有源层上形成光刻胶层，包括:
[0014]采用灰阶光刻技术形成所述光刻胶层，以使得位于所述显示区域的光刻胶层的厚度小于位于所述非显示区域的光刻胶层的厚度。
[0015]在本发明的又一种实现方式中，所述去除所述显示区域的光刻胶层，包括:
[0016]对所述光刻胶层进行灰化处理，直至去除所述显示区域的光刻胶层。
[0017]在本发明的又一种实现方式中，所述制作方法还包括:
[0018]通过湿刻工艺形成所述有源层图形。
[0019]在本发明的又一种实现方式中，所述等离子体表面处理采用的功率为400w至800w，所述等离子体表面处理的时间为40sec至60sec。
[0020]在本发明的又一种实现方式中，所述制作方法还包括:采用一氧化二氮等离子体对所述显示区域的氧化物有源层进行所述等离子体表面处理。
[0021 ]在本发明的又一种实现方式中，所述制作方法还包括:
[0022]在所述对所述显示区域的氧化物有源层进行等离子体表面处理之后，去除所述非显示区域的光刻胶层，在所述氧化物有源层上形成源漏极层。
[0023]在本发明的又一种实现方式中，所述氧化物有源层的材质为铟镓锌氧化物。
[0024]另一方面，本发明实施例提供了一种阵列基板，所述阵列基板包括:衬底基板和设置在所述衬底基板上的多个氧化物薄膜晶体管，每个所述氧化物薄膜晶体管均包括氧化物有源层，所述衬底基板上设有显示区域和非显示区域，位于所述显示区域的氧化物薄膜晶体管的氧化物有源层经过用于增加所述第一氧化物有源层的含氧量的等离子体表面处理，位于所述非显示区域的氧化物薄膜晶体管的氧化物有源层未经过所述等离子体表面处理。
[0025]在本发明的一种实现方式中，所述氧化物薄膜晶体管为铟镓锌氧化物薄膜晶体管。
[0026]又一方面，本发明实施例提供了一种显示装置，所述显示装置包括上述阵列基板。
[0027]本发明实施例提供的技术方案带来的有益效果是:
[0028]在对氧化物有源层进行等离子体表面处理时，由于显示区域的氧化物有源层上的光刻胶层被去除，所以显示区域的氧化物有源层直接受到等离子体表面处理，使得显示区域的氧化物有源层内的氧含量增加，从而降低了显示区域的氧化物有源层内的载流子浓度，使得显示区域的氧化物薄膜晶体管的初始阈值电压正向偏移，进而提高了显示区域的氧化物有源层的负偏压应力耐受性，由于初始阈值电压正向偏移，所以其正偏压应力耐受性有所降低，但是由于显示区域的氧化物薄膜晶体管大部分时间工作在负偏压状态下，所以正偏压应力耐受性下降并不会对其可靠性造成影响。而非显示区域的氧化物有源层上的光刻胶层未被完全去除，所以非显示区域的氧化物有源层未受到等离子体处理的影响，其初始阈值电压不会因此发生偏移，所以其能够保持对正偏压应力的耐受性，从而达到了同时保证显示区域和非显示区域的氧化物薄膜晶体管的可靠性的目的。
【附图说明】
[0029]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0030]图1是本发明实施例提供的阵列基板的制作方法流程图；
[0031 ]图2是本发明实施例提供的阵列基板的制作方法流程图；
[0032]图3是本发明实施例提供的阵列基板的制作过程结构示意图；
[0033]图4是本发明实施例提供的阵列基板的制作过程结构示意图；
[0034]图5是本发明实施例提供的阵列基板的制作过程结构示意图；
[0035]图6是本发明实施例提供的阵列基板的制作过程结构示意图；
[0036]图7是本发明实施例提供的阵列基板的制作过程结构示意图；
[0037]图8是本发明实施例提供的阵列基板的制作过程结构示意图；
[0038]图9是本发明实施例提供的阵列基板的制作过程结构示意图；
[0039]图1Oa是本发明实施例提供的阈值电压和偏压应力耐受性的关系示意图；
[0040]图1Ob是本发明实施例提供的阈值电压和偏压应力耐受性的关系示意图；
[0041]图11是本发明实施例提供的GOA驱动单元阈值电压不良影响示意图；
[0042]图中各符号表示含义如下:
[0043]1-衬底基板，2-栅极层，3-栅极绝缘层，4-氧化物有源层，5-光刻胶层，6_源漏极层，7-钝化层，A-显示区域，B-非显示区域。
【具体实施方式】
[0044]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
[0045]参见图1，本发明实施例提供了一种阵列基板的制作方法，该制作方法包括:
[0046]步骤101:在衬底基板上形成氧化物有源层，衬底基板包括显示区域和非显示区域。
[0047]步骤102:在氧化物有源层上形成光刻胶层。
[0048]步骤103:形成有源层图形。
[0049]步骤104:去除显示区域的光刻胶层。
[0050]步骤105:对显示区域的氧化物有源层进行等离子体表面处理，以增加显示区域的氧化物有源层的含氧量。
[0051]在对氧化物有源层进行等离子体表面处理时，由于显示区域的氧化物有源层上的光刻胶层被去除，所以显示区域的氧化物有源层直接受到等离子体表面处理，使得显示区域的氧化物有源层内的氧含量增加，从而降低了显示区域的氧化物有源层内的载流子浓度，使得显示区域的氧化物薄膜晶体管的初始阈值电压正向偏移，进而提高了显示区域的氧化物有源层的负偏压应力耐受性，由于初始阈值电压正向偏移，所以其正偏压应力耐受性有所降低，但是由于显示区域的氧化物薄膜晶体管大部分时间工作在负偏压状态下，所以正偏压应力耐受性下降并不会对其可靠性造成影响。而非显示区域的氧化物有源层上的光刻胶层未被完全去除，所以非显示区域的氧化物有源层未受到等离子体处理的影响，其初始阈值电压不会因此发生偏移，所以其能够保持对正偏压应力的耐受性，从而达到了同时保证显示区域和非显示区域的氧化物薄膜晶体管的可靠性的目的。
[0052]参见图2，本发明实施例提供了一种阵列基板的制作方法，其中，阵列基板包括显示区域和非显示区域，显示区域内设有多个像素驱动单元，非显示区域内设有GOA驱动单元，像素驱动单元和GOA驱动单元均包括结构相同的氧化物薄膜晶体管，例如，像素驱动单元和GOA驱动单元的氧化物薄膜晶体管均可以为背沟道刻蚀型结构(Back ChannelEtched，BCE)或者均可以为刻蚀阻挡型结构(Etch Stopper，ES)等等，下面以BCE结构的氧化物薄膜晶体管为例，对图2所示的阵列基板的制作方法进行进一步地描述:
[0053]步骤201:提供衬底基板I，在衬底基板I上依次形成栅极层2和栅极绝缘层3。(详见图3)
[0054]这样，使得氧化物薄膜晶体管为底栅结构。在氧化物薄膜晶体管工作的过程中，栅极层2和栅极绝缘层3可以阻挡来自衬底基板I方向的光线，避免光线对氧化物薄膜晶体管的有源层的电学特性造成影响。
[0055]在上述实现方式中，栅极层2可以由金属材料，或者是由任意其他合适的导电材料制成，例如，用于制作栅极层2的材料可以为铝(Al)、钨(W)、铜(Cu)和钼(Mo)中的一种，或者是其中多种的组合，以上材料均为举例，本发明对栅极层2的材料不做限制。
[0056]可以通过等离子体CVD方法、溅射方法等形成栅极绝缘层3，形成栅极绝缘层3的材料也可以有很多种，例如，氧化硅(S12)、氮化锆(ZrO2)、氧化钛(T12)中的一种，或者是其中多种的组合，以上材料均为举例，本发明对栅极绝缘层3的材料不做限制。
[0057]步骤202:在衬底基板I上形成氧化物有源层4，衬底基板I包括显示区域A和非显示区域B。
[0058]实现时，氧化物有源层4可以由氧化铟镓锌(Indium Gallium Zinc Oxide，IGZ0)形成，需要说明的是，氧化物有源层4的材质可以根据实际的需求而做出相应的改变，在其他实施例中，氧化物有源层4可以其他不同的金属氧化物，例如，氧化锌(Zinc oxide,ZnO)、氧化铟給锌(Hafnium Indium Zinc 0xide，HfIZ0)等，本发明对此不做限制。
[0059]步骤203:在氧化物有源层4上形成光刻胶层5。(详见图4)
[0060]实现时，采用灰阶光刻技术形成光刻胶层5，以使得位于显示区域A的光刻胶层5的厚度小于位于非显示区域B的光刻胶层5的厚度，且光刻胶层5的图形与步骤204中形成的有源层图形相匹配。
[0061]这样，位于显示区域A的光刻胶层5具有较小的厚度，从而便于步骤205的执行，而位于非显示区域B的光刻胶层5则具有较大的厚度，从而保证步骤206的执行。
[0062]具体的，提供灰阶掩膜版，灰阶掩膜版包括完全曝光区域和部分曝光区域，将完全曝光区域对准非显示区域B的光刻胶层，而将部分曝光区域对准显示区域A的光刻胶层，从而使得非显示区域B的光刻胶层5得到充分固化，进而在执行显影操作后，显示区域A的光刻胶层5与非显示区域B的光刻胶层5相比，被去除更多，从而达到位于显示区域A的光刻胶层5的厚度小于位于非显示区域B的光刻胶层5的厚度的目的。
[0063]需要说明的是，上述具体实现方法是基于负性光刻技术(Negative Lithography)实现的，容易理解的，在其他实施例中，也可以通过正性光刻技术(Positive Lithography)实现，具体为，将完全曝光区域对准显示区域A的光刻胶层5，而将部分曝光区域对准非显示区域B的光刻胶层5，从而使得显示区域A的光刻胶层5得到充分曝光，进而在执行显影操作后，显示区域A的光刻胶层5与非显示区域B的光刻胶层5相比，被去除更多，从而同样达到位于显示区域A的光刻胶层5的厚度小于位于非显示区域B的光刻胶层5的厚度的目的。
[0064]步骤204:形成有源层图形。(详见图5)
[0065]实现时，通过湿刻工艺形成有源层图形。
[0066]这样，利用湿刻工艺的特性，提高了有源层图案的制作效率，降低了阵列基板的制作成本。
[0067]具体地，向氧化物有源层4上喷洒刻蚀液，由于氧化物有源层4上设有光刻胶层5，所以刻蚀液将会腐蚀未被光刻胶层5保护的部分氧化物有源层4，而被光刻胶层4保护的氧化物有源层5将保留下来，以得到有源层图形。
[0068]步骤205:去除显示区域A的光刻胶层。(详见图6)
[0069]实现时，对光刻胶层5进行灰化处理，直至去除显示区域A的光刻胶层5。
[0070]在上述实现方式中，由于显示区域A的光刻胶层5的厚度小于非显示区域B的光刻胶层5的厚度，所以显示区域A的光刻胶层5将比非显示区域B的光刻胶层5先除干净，达到了去除显示区域A的光刻胶层5，而保留非显示区域B的光刻胶层5的目的。
[0071]步骤206:对显示区域A的氧化物有源层4进行等离子体表面处理，以增加显示区域A的氧化物有源层4的含氧量。(详见图7)
[0072]实现时，等离子体表面处理采用的功率为400w至800w，等离子体表面处理的时间为40sec至60sec，从而保证了显示区域的氧化物有源层4能够得到充分的处理，即显示区域A的氧化物有源层4内的氧含量得到增加，以降低显示区域A的氧化物有源层4内的载流子浓度，进而提高了显示区域A的氧化物有源层4的负偏压应力耐受性。
[0073]并且，由于显示区域A的氧化物有源层4内的载流子浓度得到了降低，所以显示区域A的氧化物薄膜晶体管的漏电流也随之得到降低，从而提高了氧化物薄膜晶体管的开关特性的可靠度。
[0074]优选地，采用一氧化二氮等离子体对显示区域A的氧化物有源层4进行等离子体表面处理。
[0075]步骤207:去除非显示区域B的光刻胶层5。(详见图8)
[0076]具体地，对光刻胶层5再次进行灰化处理，直至非显示区域B的光刻胶层5完全去除，从而避免残留的光刻胶对氧化物薄膜晶体管的性能造成影响。
[0077]步骤208:在氧化物有源层4上形成源漏极层6和钝化层7。(详见图9)
[0078]这样，以完成像素驱动单元和GOA驱动单元的氧化物薄膜晶体管的制作。
[0079]在对氧化物有源层进行等离子体表面处理时，由于像素驱动单元的氧化物有源层上的光刻胶层被去除，所以像素驱动单元的氧化物有源层直接受到等离子体表面处理，使得像素驱动单元的氧化物有源层内的氧含量增加，从而降低了像素驱动单元的氧化物有源层内的载流子浓度，使得像素驱动单元的氧化物薄膜晶体管的初始阈值电压正向偏移，进而提高了像素驱动单元的氧化物有源层的负偏压应力耐受性，由于初始阈值电压正向偏移，所以其正偏压应力耐受性有所降低，但是由于像素驱动单元的氧化物薄膜晶体管大部分时间工作在负偏压状态下，所以正偏压应力耐受性下降并不会对其可靠性造成影响。
[0080]下面结合图1Oa和图10b，简单说明初始阈值电压与偏压应力耐受性之间的关系:[0081 ]以初始电压正向偏移对应正偏压应力耐受性为例，当氧化物薄膜晶体管的初始阈值电压为负时，在氧化物薄膜晶体管上施加正偏压，3600s后，氧化物薄膜晶体管的阈值电压正向偏移未超过lv(详见图10a)，当氧化物薄膜晶体管的初始阈值电压为正时，在氧化物薄膜晶体管上施加同样的正偏压，3600s后，氧化物薄膜晶体管的阈值电压正向偏移为1v左右(详见图10b)，由此可见可见，将氧化物薄膜晶体管的初始阈值电压正向偏移，能够有效的降低其正偏压应力耐受性。
[0082]而对于GOA驱动单元来说，每个驱动单元均可以包括多个氧化物薄膜晶体管，如图11中所示，该GOA驱动单元包括14个氧化物薄膜晶体管(开关元件)，下面以开关元件Ml和开关元件M14为例进行进一步地说明，由图11可知，针对开关元件Ml，其阈值电压如果负向偏移超过-3V，将出现无法输出的不良状态，其阈值电压如果正向偏移超过8V，也将出现无法输出的不良状态;针对开关元件Ml 4，其阈值电压如果负向偏移超过-15V，将出现无法输出的不良状态，其阈值电压如果正向偏移超过30V，将出现多输出(Mult1-out)的不良状态。由此可见，GOA驱动单元的各氧化物薄膜晶体管出现不良状态所对应的阈值电压偏移量是不同的，为了提高GOA驱动单元可靠性，需要GOA驱动单元同时具有较好的正偏压应力耐受性和负偏压应力耐受性。因此，如果将GOA驱动单元的氧化物有源层也进行等离子体表面处理，那么无疑会降低GOA驱动单元的正偏压应力耐受性，导致GOA驱动单元的可靠性受到影响。
[0083]在本实施例中，由于GOA驱动单元的氧化物有源层上的光刻胶层未被完全去除，所以GOA驱动单元的氧化物有源层未受到等离子体处理的影响，所以能够保持对正偏压应力的耐受性，从而避免了 GOA驱动单元的可靠性受到影响。
[0084]继续参见图9，本发明实施例提供了一种阵列基板，该阵列基板包括:衬底基板I和设置在衬底基板I上的多个氧化物薄膜晶体管，每个氧化物薄膜晶体管均包括氧化物有源层，衬底基板I上设有显示区域和非显示区域，位于显示区域的氧化物薄膜晶体管的氧化物有源层经过用于增加第一氧化物有源层的含氧量的等离子体表面处理，位于非显示区域的氧化物薄膜晶体管的氧化物有源层未经过等离子体表面处理。
[0085]在本实施例中，由于显示区域的氧化物有源层经过等离子体表面处理，使得显示区域的氧化物有源层内的氧含量增加，从而降低了显示区域的氧化物有源层内的载流子浓度，使得显示区域的氧化物薄膜晶体管的初始阈值电压正向偏移，进而提高了显示区域的氧化物有源层的负偏压应力耐受性，由于初始阈值电压正向偏移，所以其正偏压应力耐受性有所降低，但是由于显示区域的氧化物薄膜晶体管大部分时间工作在负偏压状态下，所以正偏压应力耐受性下降并不会对其可靠性造成影响。而非显示区域的氧化物有源层上的光刻胶层未被完全去除，所以非显示区域的氧化物有源层未受到等离子体处理的影响，其初始阈值电压不会因此发生偏移，所以其能够保持对正偏压应力的耐受性，从而达到了同时保证显示区域和非显示区域的氧化物薄膜晶体管的可靠性的目的。
[0086]优选地，氧化物薄膜晶体管为铟镓锌氧化物薄膜晶体管，从而使得氧化物薄膜晶体管能够具有较高的迀移率。
[0087]本发明实施例提供了一种显示装置，该显示装置包括图10中所示实施例提供的阵列基板。
[0088]在具体实施时，本发明实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0089]在本实施例中，由于显示装置的显示区域的氧化物有源层经过等离子体表面处理，使得显示区域的氧化物有源层内的氧含量增加，从而降低了显示区域的氧化物有源层内的载流子浓度，使得显示区域的氧化物薄膜晶体管的初始阈值电压正向偏移，进而提高了显示区域的氧化物有源层的负偏压应力耐受性，由于初始阈值电压正向偏移，所以其正偏压应力耐受性有所降低，但是由于显示区域的氧化物薄膜晶体管大部分时间工作在负偏压状态下，所以正偏压应力耐受性下降并不会对其可靠性造成影响。而非显示区域的氧化物有源层上的光刻胶层未被完全去除，所以非显示区域的氧化物有源层未受到等离子体处理的影响，其初始阈值电压不会因此发生偏移，所以其能够保持对正偏压应力的耐受性，从而达到了同时保证显示区域和非显示区域的氧化物薄膜晶体管的可靠性的目的。
[0090]以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种阵列基板的制作方法，其特征在于，所述制作方法包括: 在衬底基板上形成氧化物有源层，所述衬底基板包括显示区域和非显示区域； 在所述氧化物有源层上形成光刻胶层； 形成有源层图形； 去除所述显示区域的光刻胶层； 对所述显示区域的氧化物有源层进行等离子体表面处理，以增加所述显示区域的氧化物有源层的含氧量。2.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括: 在所述在衬底基板上形成氧化物有源层之前，在所述衬底基板上依次形成栅极层和栅极绝缘层。3.根据权利要求1所述的制作方法，其特征在于，所述在所述氧化物有源层上形成光刻胶层，包括: 采用灰阶光刻技术形成所述光刻胶层，以使得位于所述显示区域的光刻胶层的厚度小于位于所述非显示区域的光刻胶层的厚度。4.根据权利要求3所述的制作方法，其特征在于，所述去除所述显示区域的光刻胶层，包括: 对所述光刻胶层进行灰化处理，直至去除所述显示区域的光刻胶层。5.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括: 通过湿刻工艺形成所述有源层图形。6.根据权利要求1所述的制作方法，其特征在于，所述等离子体表面处理采用的功率为400w至800w，所述等离子体表面处理的时间为40sec至60sec。7.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括:采用一氧化二氮等离子体对所述显示区域的氧化物有源层进行所述等离子体表面处理。8.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括: 在所述对所述显示区域的氧化物有源层进行等离子体表面处理之后，去除所述非显示区域的光刻胶层，在所述氧化物有源层上形成源漏极层。9.根据权利要求1-8任一项所述的制作方法，其特征在于，所述氧化物有源层采用铟镓锌氧化物制成。10.—种阵列基板，所述阵列基板包括:衬底基板和设置在所述衬底基板上的多个氧化物薄膜晶体管，每个所述氧化物薄膜晶体管均包括氧化物有源层，所述衬底基板上设有显示区域和非显示区域，其特征在于，位于所述显示区域的氧化物薄膜晶体管的氧化物有源层经过用于增加所述第一氧化物有源层的含氧量的等离子体表面处理，位于所述非显示区域的氧化物薄膜晶体管的氧化物有源层未经过所述等离子体表面处理。11.根据权利要求10所述的阵列基板，其特征在于，所述氧化物薄膜晶体管为铟镓锌氧化物薄膜晶体管。12.—种显示装置，其特征在于，所述显示装置包括如权利要求10或11所述的阵列基板。
【文档编号】H01L21/77GK105957872SQ201610566052
【公开日】2016年9月21日
【申请日】2016年7月18日
【发明人】崔承镇
【申请人】京东方科技集团股份有限公司