半导体装置的制造方法
【专利摘要】根据一个实施方式，提供半导体装置的制造方法，在基板上形成半导体层，在上述半导体层上形成第1绝缘膜，在上述第1绝缘膜上形成金属层，在上述金属层形成第1部分以及第2部分，以上述第1部分以及上述第2部分为掩模，向上述半导体层注入杂质，将上述第1部分去除，并且使上述第2部分缩小而形成栅极电极，以上述栅极电极为掩模，向上述半导体层注入杂质。
【专利说明】半导体装置的制造方法
[0001 ] 本申请以2015年3月11日提交的日本专利申请第2015-048150号为基础申请并主张优先权，在此通过参照而包含该基础申请的全部内容。
技术领域
[0002]本发明涉及半导体装置的制造方法。
【背景技术】
[0003]例如，公知有以下技术，S卩:在形成了栅极电极后，向半导体层的成为沟道区域的区域外侧的第I区域注入杂质而形成低杂质浓度区域，用抗蚀剂掩模将低杂质浓度区域覆盖后，向第I区域的外侧部分注入高浓度的杂质而形成源区/漏区。
[0004]此外，还公知有以下技术等，S卩:以抗蚀剂作为掩模将杂质注入，并在去除抗蚀剂后将杂质注入，从而形成LDD(Lightly-Doped-Drain，轻掺杂漏区)型的薄膜晶体管的技术；利用半色调掩模(ha I f tone mask)进行曝光，从而改变抗蚀剂的膜厚的技术。
【发明内容】
[0005]根据一个实施方式，提供半导体装置的制造方法，在基板上形成半导体层，在上述半导体层上形成第I绝缘膜，在上述第I绝缘膜上形成金属层，在上述金属层形成第I部分以及第2部分，以上述第I部分以及上述第2部分为掩模，向上述半导体层注入杂质，将上述第I部分去除，并且使上述第2部分缩小而形成栅极电极，以上述栅极电极为掩模，向上述半导体层注入杂质。
【附图说明】
[0006]图1是概略性表示本实施方式的半导体装置能够适用的显示装置DSP的结构的图。
[0007]图2是用于说明本实施方式的半导体装置的制造方法的图。
[0008]图3是用于说明本实施方式的半导体装置的制造方法的图。
[0009]图4是表示本实施方式的薄膜晶体管TFTl中的半导体层SC、以及比较例的薄膜晶体管TFT2中的半导体层SC2的一例的平面图。
【具体实施方式】
[0010]以下，对于本实施方式，参照附图进行说明。另外，公开内容只不过是一例，本领域技术人员确保发明的主旨而容易想到的适当变更当然包含在本发明的范围内。此外，为了使说明更明确，与实际情况相比，附图有示意性地表示各部的宽度、厚度、形状等的情况，但只是一例而不对本发明的解释进行限定。此外，本说明书和各图中，对于发挥与针对先前的图已描述过的部分相同或类似的功能的构成要素附加同一参照符号，有适当省略重复的详细说明的情况。
[0011]图1是概略性表示本实施方式的半导体装置能够适用的显示装置DSP的结构的图。另外，本实施方式中，对显示装置DSP是液晶显示装置的情况进行说明，但不限于此，也可以是具备有机电致发光显示元件等的自发光型的显示装置、具备电泳元件等的电子纸型的显示装置等、应用MEMS(Micro Electro Mechanical Systems，微机电系统)的显示装置、或者应用电致变色的显示装置。
[0012]显示装置DSP具备有源矩阵类型的显示面板PNL、和供给用于在显示面板PNL上显示图像的信号的驱动部。显示面板PNL在一例中是在一对基板间保持有液晶层的液晶显示面板。显示面板PNL具备对图像进行显示的显示区DA。显示区DA由配置为矩阵状的多个像素PX构成。显示面板PNL在显示区DA具备多条栅极布线GL(GL1?GLm)、多条源极布线SL(SL1?SLn)等。其中，niSn是正的整数。
[0013]驱动部具备栅极驱动器⑶、源极驱动器SD以及控制电路CNT。对于栅极驱动器⑶以及源极驱动器SD而言，它们的至少一部分形成于显示面板PNL。控制电路CNT设置于安装于显示面板PNL的驱动IC芯片或柔性印刷电路基板等。
[0014]各栅极布线GL被引出到显示区DA的外侧，并与栅极驱动器GD电连接。各源极布线SL被引出到显示区DA的外侧，并与源极驱动器SD电连接。栅极驱动器⑶以及源极驱动器SD等周边电路具备N型的薄膜晶体管、P型的薄膜晶体管、组合了 N型及P型的互补型的薄膜晶体管等，对此不做详述。另外，栅极驱动器GD以及源极驱动器SD的结构不限于图示的例子。
[0015]各像素PX具备开关元件SW、像素电极PE、共通电极CE等。开关元件SW例如由N型的薄膜晶体管构成。开关元件SW与栅极布线GL以及源极布线SL电连接。像素电极PE与开关元件SW电连接。共通电极CE对多个像素PX的像素电极PE共通地配置。在共通电极CE与各像素电极PE之间形成电容，保持各像素PX的显示所需的图像信号(电压)。
[0016]控制电路CNT根据从外部信号源供给的外部信号，生成对于在显示区DA显示图像而言所需的各种信号，并向栅极驱动器GD以及源极驱动器SD分别输出。此外，控制电路CNT对共通电极CE施加共同电位(VCOM)。栅极驱动器GD对各栅极布线GL供给扫描信号。源极驱动器SD对各源极布线SL供给图像信号。与同一栅极布线GL连接的开关元件SW根据向各栅极布线GL供给的扫描信号而被切换为导通状态或非导通状态。开关元件SW为导通状态时向源极布线SL供给的图像信号经由开关元件SW被供给到像素电极PE。此时，对应于像素电极PE的电位与共通电极CE的电位之间的电位差而形成电场。液晶层中包含的液晶分子的取向方向通过在像素电极PE与共通电极CE之间形成的电场而被控制。写入到各像素PX的图像信号在到下一图像信号被写入为止的期间，由像素电极PE与共通电极CE之间的电容保持。
[0017]接着，参照图2及图3，对半导体装置的制造方法进行说明。另外，所谓这里的半导体装置，相当于构成上述开关元件SW或周边电路的薄膜晶体管的至少一部分、具备该薄膜晶体管的基板、具备该基板的显示面板、或者具备该显示面板的显示装置。
[0018]首先，如图2的(A)所示，在绝缘基板10之上形成半导体层SC。该半导体层SC例如能够通过以下方法形成。即，在通过等离子CVD(chemical vapor deposit1n)在绝缘基板10之上形成非晶硅膜后，对该非晶硅膜照射准分子激光从而形成多晶硅膜。然后，将多晶硅膜通过光刻工序形成图案。由此，形成图示的岛状的半导体层SC。另外，虽未图示，但在绝缘基板10与半导体层SC之间形成内涂层。内涂层例如由硅氮化物(SiN)以及硅氧化物(S1)形成。
[0019]接着，如图2的(B)所示，在半导体层SC之上形成第I绝缘膜11。该第I绝缘膜11例如通过等离子CVD在绝缘基板10以及半导体层SC之上堆积以TEOS(Tetra-Ethyl-Ortho-Silicate)为材料的硅氧化物而形成。另外，用于形成第I绝缘膜11的材料不限于TEOS。
[0020]然后，在第I绝缘膜11之上形成金属层Ml。该金属层Ml例如通过溅射将金属材料进行堆积而形成。作为用于形成金属层Ml的金属材料，能够应用钼、钨、钛、铝、银等。在一例中，金属层Ml由钼妈合金(MoW)形成。
[0021]然后，在金属层Ml之上，形成膜厚不同的第I抗蚀剂Rl以及第2抗蚀剂R2。在图示的例子中，第I抗蚀剂Rl具有第I膜厚Tl，第2抗蚀剂R2具有比第I膜厚Tl厚的第2膜厚T2。此外，第I抗蚀剂Rl从第2抗蚀剂R2离开。这样的第I抗蚀剂Rl以及第2抗蚀剂R2例如能够通过以下方法形成。即，在金属层Ml之上将抗蚀剂材料成膜之后，经由局部地透射率不同的光掩模进行曝光。作为抗蚀剂材料，可以应用所曝光的部分被去除的所谓正型的抗蚀剂材料。光掩模中，与第I抗蚀剂Rl对应的区域的第I透射率高于与第2抗蚀剂R2对应的区域的第2透射率。第2透射率例如大致为零。另外，与第I抗蚀剂Rl以及第2抗蚀剂R2的周边对应的区域的光掩模的第3透射率高于第I透射率。通过对经由这样的光掩模而被曝光后的抗蚀剂材料进行显影、清洗，形成第I膜厚Tl的第I抗蚀剂Rl以及第2膜厚T2的第2抗蚀剂R2。
[0022]接着，如图2的(C)所示，在金属层Ml形成第I部分Mll以及第2部分M12。第I部分Mll从第2部分M12离开。第I部分Ml I以及第2部分M12通过将从第I抗蚀剂Rl以及第2抗蚀剂R2露出的金属层Ml去除而形成。金属层Ml的去除例如能够应用利用将金属层Ml溶解的溶液的湿法刻蚀、或者利用反应离子气体或等离子气体的干法刻蚀。另外，在去除金属层Ml时，还会有第I抗蚀剂Rl以及第2抗蚀剂R2的一部分被去除而它们缩小的情况。在图示的例子中，在将金属层Ml去除后，第I抗蚀剂Rl具有比第I膜厚Tl薄的第3膜厚T3，第2抗蚀剂R2具有比第2膜厚T2薄的第4膜厚T4。另外，关于第I抗蚀剂R1，还会有随着金属层Ml的去除而被完全去除的情况，该情况下第3膜厚T3成为零。
[0023]然后，以第I部分Mll以及第2部分M12为掩模，向半导体层SC注入杂质。注入的杂质例如是作为N型杂质的磷(P)。由此，在半导体层SC，形成被注入了杂质的区域Al?A3。另外，关于半导体层SC中的与第I部分Mll对置的区域A4、以及与第2部分M12对置的区域A5，几乎没有被注入杂质。此外，在图示的截面中，区域A5具有与第2部分M12同等的长度LI。
[0024]接着，如图2的(D)所示，将第I部分Mll去除，并且使第2部分M12缩小而形成栅极电极GE。第I部分Mll的去除例如能够应用干法刻蚀。此时，第I部分Mll不被第I抗蚀剂Rl覆盖，或者被极薄的第I抗蚀剂Rl覆盖，另一方面，第2部分M12被比第I抗蚀剂Rl厚的第4膜厚T4的第2抗蚀剂R2覆盖。因此，在以将第I部分Mll完全去除的条件进行了刻蚀的情况下，第2部分M12虽然缩小，但不会被完全去除。这样形成的栅极电极GE的边缘的位置比第2部分M12的边缘的位置后退。即，栅极电极GE的长度L2比图2的(C)中示出的长度LI短。换言之，栅极电极GE位于区域A5与区域A2的边界B1、以及区域A5与区域A3的边界B2的内侧。此外，形成了这样的栅极电极GE后的第2抗蚀剂R2具有比第4膜厚T4薄的第5膜厚T5。
[0025]接着，在将第2抗蚀剂R2去除后，如图2的(E)所示，以栅极电极GE为掩模，向半导体层SC注入杂质。注入的杂质例如是作为N型杂质的磷(P)。此时，杂质以相比于参照图2的(C)说明过的第一次杂质注入工序而言成为低浓度的条件被注入。由此，在半导体层SC，形成被注入了杂质的区域All?A16。区域All?A13分别与上述的区域Al?A3对应。这些区域All?A13均被注入了两次杂质，区域All?A13中的杂质浓度是同等的。区域A14与上述的区域A4对应。区域A15及A16分别与上述的区域A5的一部分对应。区域A15形成在区域A12与区域A17之间，区域A16形成在区域A13与区域A17之间。区域A14?A16均以低浓度被注入了一次杂质，区域A14?A16中的杂质浓度是同等的。区域A14?A16中的杂质浓度低于区域All?A13中的杂质浓度。这样形成的区域All?A16相当于杂质区域。另外，区域A15及A16相当于LDD(Lightly-Doped-Drain)区域。关于半导体层SC中的与栅极电极GE对置的区域A17，几乎没有被注入杂质。这样的区域A17相当于沟道区域。
[0026]在图示的例子中，半导体层SC中，与栅极电极GE对置的沟道区域是区域A17，与沟道区域邻接的第I杂质区域是区域A15，与第I杂质区域邻接的第2杂质区域是区域A12，与第2杂质区域邻接的第3杂质区域是区域A14。此外，区域A14的长度1^11比区域415的长度1^12长。另外，区域A16也与区域A15同样地具有长度L12。
[0027]接着，如图3的(A)所示，形成将栅极电极GE以及第I绝缘膜11覆盖的第2绝缘膜12。进而，在第2绝缘膜12之上，形成第3绝缘膜13。第2绝缘膜12例如通过等离子CVD在第I绝缘膜11之上堆积硅氮化物而形成。第3绝缘膜13例如通过等离子CVD在第2绝缘膜12之上堆积硅氧化物而形成。另外，用于形成第2绝缘膜12以及第3绝缘膜13的材料不限于上述的例子。
[0028]然后，在第3绝缘膜13之上，形成规定的图案的抗蚀剂Rll。
[0029]接着，如图3的(B)所示，以抗蚀剂R11为掩模将第I?第3绝缘膜11?13去除，形成接触孔CHl?CH3。接触孔CHl将第I?第3绝缘膜11?13—直贯通至半导体层SC的区域All。接触孔CH2将第2?第3绝缘膜12?13—直贯通至栅极电极GE。接触孔CH3将第I?第3绝缘膜11?13—直贯通至半导体层SC的区域A13。
[0030]然后，将抗蚀剂RlI去除。
[0031]接着，如图3的(C)所示，在第3绝缘膜13之上形成金属层M2。金属层M2还填充在接触孔CHl?CH3中。
[0032]然后，在金属层M2之上，形成规定的图案的抗蚀剂R21?R23。抗蚀剂R21形成在与接触孔CHl对置的区域，抗蚀剂R22形成在与接触孔CH2对置的区域，抗蚀剂R23形成在与接触孔CH3对置的区域。
[0033]接着，如图3的(D)所示，在金属层M2形成电极El?E3。电极El?E3相互离开。这些电极El?E3通过将从抗蚀剂R21?R23露出的金属层M2去除而形成。电极El与区域All连接，电极E2与栅极电极GE连接，电极E3与区±|^A13连接。
[0034]然后，将抗蚀剂R21?R23去除。由此，形成薄膜晶体管TFTl。
[0035]根据上述的本实施方式，在从形成岛状的半导体层SC开始到形成高浓度的杂质区域即区域All?A13以及低浓度的杂质区域即区域A14?A16为止的期间中使用的光掩模(在多个区域中透射率不同的半色调掩模)是仅I个。因此，本实施方式的制造方法相比于分别准备用于形成高浓度的杂质区域的光掩模及用于形成栅极电极GE的光掩模等的制造方法，能够削减光刻工序的次数，能够提高生产性。此外，能够削减要准备的光掩模的个数，能够降低制造成本。
[0036]此外，通过将相互离开的第I抗蚀剂Rl以及第2抗蚀剂R2(或者，金属层Ml的第I部分Mll以及第2部分M12)形成为所希望的形状并注入杂质，将第I抗蚀剂Rl以及第I部分Mll完全去除并且形成栅极电极GE后注入杂质，从而能够夹着高浓度的杂质区域(例如区域A12)将低浓度的杂质区域(例如区域A14)以自由的图案形成。即，能够仅通过I个光掩模形成自由度高的图案的半导体层SC。
[0037]此外，第I抗蚀剂Rl以及第2抗蚀剂R2由于相互离开，所以与应用第I抗蚀剂Rl以及第2抗蚀剂R2相连的图案的抗蚀剂的制造方法相比，抗蚀剂的膜厚及形状不易产生偏差，能够抑制加工精度的降低。
[0038]此外，在将金属层Ml的第I部分Mll去除并且形成栅极电极GE的干法刻蚀的工序中，通过抑制刻蚀气体中的离子的加速，能够抑制第I绝缘膜11的削减。另外，即使是应用这样的刻蚀条件的情况，也确认到在形成所希望的形状的栅极电极GE的过程中，能够完全去除第I部分Ml I。
[0039]图4是表示本实施方式的薄膜晶体管TFTl中的半导体层SC、以及比较例的薄膜晶体管TFT2中的半导体层SC2的一例的平面图。
[0040]如图中的(A)所示，薄膜晶体管TFTl的半导体层SC具备高浓度的杂质区域即区域八11?413、低浓度的杂质区域即区域414?416、以及沟道区域即区域417。区域414?416相比于区域All?A13杂质浓度较低，从而是高电阻。即，薄膜晶体管TFTl相对于栅极电极GE在一端侧在低电阻的区域All及A12之间具有高电阻的区域A14。这样的区域A14例如作为保护电阻体发挥功能，保护薄膜晶体管TFTl或者与薄膜晶体管TFTl连接的布线及其他电路元件等不受静电影响。关于能够成为这样的保护电阻体的区域A14，通过应用本实施方式的制造方法，能够根据需要的规格自由地设定其长度。此外，夹着栅极电极GE位于两侧的区域A15及A16能够作为LDD区域发挥功能。
[0041]图中的(B)所示的薄膜晶体管TFT2的半导体层SC2具备高浓度的杂质区域即区域A21?A22、低浓度的杂质区域即区域A23?A24、以及沟道区域即区域A25。关于该薄膜晶体管TFT2，相对于栅极电极GE位于一端侧的区域A21，与区域All?A13同样地是低电阻的区域。因此，在薄膜晶体管TFT2中，若欲使得具有作为与薄膜晶体管TFTl同样的保护电阻体的功能，则需要扩大区域A21的全长。即，薄膜晶体管TFT2的设置面积也相比于薄膜晶体管TFTl的设置面积而扩大。
[0042]换言之，根据本实施方式，能够以小的设置面积形成具备保护电阻体的功能的薄膜晶体管TFTl，能够实现像素的高精细化以及周边电路的小型化。
[0043]如以上说明的那样，根据本实施方式，能够提供能够提高生产性的半导体装置的制造方法。
[0044]对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，并不意欲限定发明的范围。这些新的实施方式能够以其他各种各样的方式实施，在不脱离发明主旨的范围内，能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求所记载的发明及其同等范围内。
【主权项】
1.一种半导体装置的制造方法，其特征在于， 在基板上形成半导体层， 在上述半导体层上形成第I绝缘膜， 在上述第I绝缘膜上形成金属层， 在上述金属层形成第I部分以及第2部分， 以上述第I部分以及上述第2部分为掩模，向上述半导体层注入杂质， 将上述第I部分去除，并且使上述第2部分缩小而形成栅极电极， 以上述栅极电极为掩模，向上述半导体层注入杂质。2.如权利要求1所述的半导体装置的制造方法，其特征在于， 在上述半导体层，形成与上述栅极电极对置的沟道区域、与上述沟道区域邻接的第I杂质区域、与上述第I杂质区域邻接的第2杂质区域、以及与上述第2杂质区域邻接的第3杂质区域， 上述第I杂质区域具有与上述第3杂质区域同等的杂质浓度， 上述第2杂质区域具有比上述第I杂质区域高的杂质浓度。3.如权利要求2所述的半导体装置的制造方法，其特征在于， 上述第3杂质区域的长度比上述第I杂质区域的长度长。4.如权利要求1所述的半导体装置的制造方法，其特征在于， 在形成上述第I部分以及上述第2部分时，在上述金属层上形成第I膜厚的第I抗蚀剂以及比第I膜厚厚的第2膜厚的第2抗蚀剂。5.如权利要求4所述的半导体装置的制造方法，其特征在于， 通过去除从上述第I抗蚀剂以及上述第2抗蚀剂露出的上述金属层而形成上述第I部分以及上述第2部分。6.如权利要求5所述的半导体装置的制造方法，其特征在于， 在去除了上述金属层之后，上述第I抗蚀剂具有比上述第I膜厚薄的第3膜厚，上述第2抗蚀剂具有比上述第2膜厚薄的第4膜厚。7.如权利要求6所述的半导体装置的制造方法，其特征在于， 上述第3膜厚是零。8.如权利要求6所述的半导体装置的制造方法，其特征在于， 在形成上述栅极电极时，将上述第I部分完全去除，形成了上述栅极电极之后的上述第2抗蚀剂具有比上述第4膜厚薄的第5膜厚。9.如权利要求8所述的半导体装置的制造方法，其特征在于， 进一步去除上述第2抗蚀剂。10.如权利要求9所述的半导体装置的制造方法，其特征在于， 进一步形成将上述栅极电极以及上述第I绝缘膜覆盖的第2绝缘膜。
【文档编号】H01L21/336GK105977158SQ201610136076
【公开日】2016年9月28日
【申请日】2016年3月10日
【发明人】河村真, 河村真一
【申请人】株式会社日本显示器