半导体装置的制造方法
【专利摘要】本发明为半导体装置，其具有功率元件和检测功率元件的温度的热敏元件，其中，通过对构成功率元件的晶体管的一部分进行变形而将热敏元件配置在发热源附近，以使得热敏元件能够更准确地检测功率元件的温度。
【专利说明】
半导体装置
技术领域
[0001 ]本发明涉及具有检测过热的功能的半导体装置。
【背景技术】
[0002]在半导体集成电路中，由于有源元件的动作和电荷从外部的流入等引起发热。因此，配置热敏元件，根据来自热敏元件的信号对半导体集成电路进行控制，以不让由过热引起的动作异常或破坏产生。作为热敏元件，利用例如PN结的正向电压。详细来说，如果恒定电流在PN结的正向上通过，则会在PN结的两端产生电位差。由于该电位差根据温度而变化，因此，该电位差被用作过热检测的信号(例如，参照专利文献1、2)。
[0003]专利文献I:日本特开平08-236709号公报
[0004]专利文献2:日本特开平03-034360号公报
[0005]在半导体集成电路中，微型化正处于发展中。由于温度上升与面积成反比例地增大，因此，伴随着近年来的微型化的发展，局部的温度上升变得急剧。当局部的发热变大时，发热源和热敏元件之间的温度差增大。为了解决该问题，尽可能地将发热源和热敏元件接近地配置是有效的。
[0006]在专利文献1、2中，都通过使用借助绝缘膜来分离发热源的半导体层I和热敏元件的半导体层2的方法而能够将发热源和热敏元件接近地配置。
[0007]—般地，发热源的面积比热敏元件的面积大。因此，像专利文献I的图1所示那样平面地挖出发热源的一部分并将热敏元件配置于此处是较佳的。这是因为:热敏元件被发热源包围，因此能够更准确地感知发热源的温度。
[0008]在专利文献1、2中，对功率元件为纵型(纵向)晶体管的情况进行了具体的描述。由于纵型晶体管的基本单元一般是正方形或对正方形稍微变形得到的形状，因此，像专利文献I的图1所示那样配置成平面地挖出发热源的一部分的形状是容易的。
[0009]然而，在功率元件为横型(横向)晶体管的情况下，由于存在下面描述的困难，以往没有形成为平面地挖出发热源的一部分的形状。这里，关于横型晶体管，将宽度较长的晶体管等间距地排列。并且，一个源区(source)是将两个晶体管的沟道的源区共用化得到的。并且，一个漏区(drain)是将两个晶体管的沟道的漏区共用化得到的。即，源区、漏区在相邻的两个晶体管中被共用化，因此，很难仅改变一部分的宽度。
[0010]或者，不进行上述那样的源区或漏区的共用化，由此，减小一部分的晶体管的宽度，从而实现平面地挖空的形状。但是，在该方法中，配置晶体管的间距变大，因此，具有每单位面积的发热量减少而热敏元件附近的温度降低的缺点。
【发明内容】
[0011]本发明鉴于上述的问题，其课题在于提供如下的半导体装置:在该半导体装置中，通过在由横型晶体管构成的功率元件中，对构成晶体管的源区、漏区、沟道以及电场缓和区域进行变形而能够更准确地感知功率元件的温度。
[0012]为了解决上述课题，在本发明中使用以下手段。
[0013]—种半导体装置，其特征在于，具有由于在导通状态时电流流动而有可能导致热损坏的功率元件、和用于检测温度的热敏元件，所述功率元件形成于第一半导体层，所述热敏元件形成于第二半导体层，所述第一半导体层和所述第二半导体层借助绝缘膜而分离，平面观察时，所述热敏元件的至少两边与所述功率元件相邻，在所述功率元件中，多个横型MOS晶体管以相等的间距配置，在多个所述MOS晶体管中的与所述热敏元件相邻的至少一个MOS晶体管中，源区宽度和漏区宽度之差、跟不与所述热敏元件相邻的所述MOS晶体管的源区宽度和漏区宽度之差不同。
[0014]发明效果
[0015]通过使用上述手段，能够提供可以更准确地感知功率元件的温度的半导体装置。
【附图说明】
[0016]图1的(A)和(B)分别是本发明的实施例1的半导体装置中的功率元件和热敏元件的平面配置图和剖视图。
[0017]图2是现有的半导体装置中的功率元件和热敏元件的平面配置图。
[0018]图3是现有的半导体装置中的功率元件和热敏元件的平面配置图。
[0019]图4是本发明的实施例2的半导体装置中的功率元件和热敏元件的平面配置图。
[0020]图5是实施寄生沟道对策后的本发明的实施例3的半导体装置中的功率元件和热敏元件的平面配置图。
[0021]图6是实施寄生双极对策后的本发明的实施例4的半导体装置中的功率元件和热敏元件的平面配置图。
[0022]图7是实施寄生双极对策后的本发明的实施例5的半导体装置中的功率元件和热敏元件的平面配置图。
[0023]图8是实施寄生沟道对策和寄生双极对策后的本发明的实施例6的半导体装置中的功率元件和热敏元件的平面配置图。
[0024]图9是实施寄生双极对策后的本发明的实施例7的半导体装置中的功率元件和热敏元件的平面配置图。
[0025]图10是实施寄生双极对策后的本发明的实施例8的半导体装置中的功率元件和热敏元件的平面配置图。
[0026]标号说明
[0027]1:第一半导体层;2:第二半导体层、热敏元件；3:L0C0S氧化膜、元件分离部;4:栅极;5:源区;6、6A、6B:漏区；7:漏区电场缓和区域、漏区低浓度区域;8:衬底接触区域。
【具体实施方式】
[0028]以下，使用附图按照各个实施例对用于实施发明的方式进行说明。
[0029]【实施例1】
[0030]图1的(A)是示出本发明的功率元件和热敏元件的配置的平面图。图1的(B)是沿图1的(A)的切割线A-A的剖视图。功率元件形成于第一半导体层I。热敏元件2形成于与第一半导体层I不同的第二半导体层2。热敏元件2大致上具有矩形的形状，由四边围着。第一半导体层和第二半导体层隔着元件分离的LOCOS氧化膜3而被分离。这里，第一半导体层I是半导体衬底，第二半导体层2是例如多晶硅。
[0031]形成功率元件的晶体管是横型MOS晶体管，由栅极4、源区5、漏区6A、6B以及漏区电场缓和区域7构成。由于发热与电压和电流的积即功率成比例，因此，在电压较高的高耐圧的功率元件中，发热多成为课题。因此，记载有如下类型的高耐圧晶体管:该高耐圧晶体管将一般用作元件分离的LOCOS氧化膜3作为漏区的电场缓和区域7使用。以后，将其称为LOCOS漏型。
[0032]将大的沟道宽度的晶体管等间距地排列的配置是在功率元件那样的流过大电流的元件中经常使用的方法。这里，如图1的(A)所示，缩短构成功率元件的多个晶体管之一的漏区6A的宽度，将热敏元件配置于空出的空间。沟道宽度由源区5的宽度决定，在本实施例中，源区的宽度和沟道宽度相同。
[0033]LOCOS漏型的晶体管是通常的晶体管的一种，漏区6A、6B被漏区电场缓和区域7包围。即，漏区电场缓和区域7的宽度比漏区6A、6B的宽度宽。因此，考虑到漏区电场缓和区域7的尺寸，漏区6的宽度多比源区5的宽度小。这样，通常在漏区和源区的宽度中存在差。
[0034]在图1的(A)中，缩短了一个漏区6A的宽度，但是没有缩短使电流流到该漏区的源区的宽度。因此，与热敏元件相邻的晶体管的源区和漏区的宽度之差、跟不与热敏元件相邻的晶体管的源区和漏区的宽度之差不同，差变大。
[0035]为了避免对宽度的方向是上下、左右中的哪一个产生混淆，由于晶体管中流动的电流通常与沟道的宽度成正比例并与沟道的长度成反比例，因此将与该宽度相同的朝向称作宽度。在附图中指图面的上下方向的长度。
[0036]这里，对第一半导体层和第二半导体层被LOCOS氧化膜分离的情况进行了描述，但不限于此。使用其他绝缘膜代替LOCOS氧化膜，也不会失去本发明的本质。
[0037]这里，作为横型MOS晶体管，对将LOCOS氧化膜用于电场缓和区域这一类型的晶体管的情况进行了叙述，但是不限于此。本发明的本质对于横型MOS晶体管一般是相通的。
[0038]虽然漏区和源区的宽度不同的情况是较普遍的，但即使在差为零的情况下也不会失去本发明的本质。在该情况下，不与热敏元件相邻的晶体管的源区和漏区的宽度之差为零，而与热敏元件相邻的晶体管的源区和漏区的宽度之差不为零。
[0039]作为比较例，在图2、3中示出了现有的半导体装置的平面图。图2是基于现有技术的半导体装置的平面图。热敏元件被配置成与将相同宽度的晶体管等间距地排列成的功率元件相邻。图3是使用现有技术而以热敏元件被功率元件夹着的方式配置的情况的平面图。由于在热敏元件的两边方向具有功率元件，因此，能够比图2更准确地感知功率元件的温度。对此，由于在图1所示的本实施例的半导体装置中，在热敏元件的四个方向上具有功率元件，因此，能够比图2、3所示的现有的半导体装置更准确地感知功率元件的温度。
[0040]【实施例2】
[0041]若像实施例1那样只对一个漏区进行变形的话，有时无法得到配置热敏元件的广度。在该情况下，需要对沟道、源区进行变形。对该情况进行图示的是图4。不仅是近前的漏区6A，还去除邻近的栅极4和源区5的一部分，缩窄了沟道的宽度。这里，沟道是指包围源区5的不存在LOCOS氧化膜的区域(称为有源区)和栅极4重叠的部分。在图中画在热敏元件2的左右两旁的由源区5和漏区6B构成的晶体管中，源区5的热敏元件侧的一部分被去除而变细，但其影响几乎没有。
[0042]【实施例3】
[0043]如果存在热敏元件，则有时会由于热敏元件的电位、针对热敏元件的布线而形成寄生沟道。因此，在图4的配置中，有可能形成寄生沟道，电流从源区经由寄生沟道流到漏区。因此，通过配置图5所示那样的将宽度被缩短后的栅极彼此连结起来的栅极，能够不使电流经由寄生沟道流到漏区。
[0044]该方法有时对于不面对热敏元件的功率元件的边也适用。但是，与本发明无关，因此省略。
[0045]【实施例4】
[0046]在实际的功率元件中，经常有干扰从芯片外部进入漏端子的情况。有时因这样的干扰引起寄生双极电流过渡性地流动。寄生双极电流通常由于在源区/衬底的接合处成为流动正向电流的状态而产生。由于该电流不是限定于沟道而流动的电流，因此，即使没有沟道，如果比漏区的宽度大很多的源区位于附近，则电流也会集中于漏区的一部分。如果电流集中，则温度局部地增大，功率元件容易热损坏。图4、图5所示的实施例是没有考虑这样的因素的、用于示出原理的基本形，因此，容易产生该电流集中。实施了该对策的是图6。将源区的不与沟道相接的部分去除直至两旁的晶体管的部分。即使在半导体制造中发生经常出现的配置偏差，也会可靠地在该部分不形成源区。两旁的晶体管的沟道的一部分也不会被形成而消失。这样，能够防止从源区流出的寄生双极电流集中于漏区的一部分。
[0047]【实施例5】
[0048]在功率元件为N型MOS晶体管的情况下，在实施例4(图6)中进行了叙述的寄生双极电流由于在N型的源区和P型的衬底之间流动正向电流而产生。因此，在保留图4、图5中变细了的源区的有源区的状态下，使该有源区为与P型衬底极性相同的P型，由此，能够消除从源区流向衬底的正向电流。对图4应用了该想法的配置是图7。将在图4的源区处，将成为电流集中的主要因素的部位变为与衬底极性相同的衬底接触区域8。这样，能够形成不作为MOS晶体管工作的区域，防止寄生双极电流集中于漏区的一部分。
[0049]【实施例6】
[0050]在对实施例5进行说明的图7所示的平面图中，电流有可能从源区经由寄生沟道流到漏区。作为该对策之一，存在实施例3(图5)中示出的方法，但作为其他方法，存在使面对元件分离区域的源区的部分为与衬底相同极性的衬底接触区域的方法。对图7使用了该想法的配置是图8。
[0051]在功率元件为N型的MOS晶体管的情况下，元件分离区域是P型，源区和漏区是N型。如果因为布线等的影响而元件分离区域的P型发生N型化，则从源区经由元件分离区域到达漏区的路径全部变为N型，因此，电流流动。将该电流路径称为寄生沟道，将电流称为寄生沟道泄漏电流。如果使面对元件分离区域的源区的部分为与衬底极性相同的P型，则不会发生上述路径全部变为N型的情况，因此，寄生沟道泄漏电流不会流动。
[0052]在图8中，在为了配置热敏元件而进行了变形的源区域中，将面对作为元件分离区域的LOCOS氧化膜的区域全都形成为衬底接触区域8。由此，防止了寄生沟道的产生。
[0053]【实施例7】
[0054]图9是防止实施例4(图6)中进行了描述的寄生双极电流局部集中于漏区的一部分的方法之一。为了配置热敏元件而缩小漏区6A的宽度，与该缩小了的漏区6A的宽度对应地缩小由缩小了的漏区6A构成的晶体管的沟道宽度和源区5的宽度。这样，如图9所示，不与热敏元件相邻的漏区6B变得比与热敏元件相邻的源区5大。由于寄生双极电流是当从源区向衬底流动正向电流而产生的，因此，在像这样地漏区6B比源区5大的情况下，不会产生电流集中。
[0055]【实施例8】
[0056]图1O是对实施例1中进彳丁了说明的图1实施寄生双极电流对策后的图。由于在图1中存在源区比漏区大的部位，因此，通过将源区的一部分形成为衬底接触区域而使得不会产生电流集中。对于图1，也可以通过使用图6、图9中示出的方法来防止电流集中。对此，与实施例4、实施例7中所述的内容相同。
[0057]在图1中，由于与沟道相接的源区的宽度比漏区的宽度大，因此，流过通常的沟道的电荷会局部地集中于漏区。因此，流过沟道的电荷在漏区附近被电场加速而产生的电离碰撞(電離衝突)的密度局部地较大。因此，容易产生下述现象:由于因电离碰撞产生的衬底电流而衬底电位上升，从源区向衬底流动正向电流。并且，由于电离碰撞的密度大，因此，通常被称作热载流子漂移的特性劣化局部地变大。如果使用之前所述的方法，则这些问题也会得到解决。
[0058]【实施例9】
[0059]形成有热敏元件的第二半导体层是多晶硅，与栅极所使用的多晶硅相同。这样，能够不需要附加工序而形成热敏元件。由于在实施例1至实施例8中所述的所有配置中，栅极和热敏元件没有重叠，因此，能够用于之前所述的所有实施例。
[0060]在实施例1至8的说明中，省略了栅极之上的层间绝缘膜、包含接触孔(contact)的布线。这些是通过半导体装置的普通的技术来配置的，关于怎样配置，是本领域技术人员所了解的事情，因此省略。
[0061]在实施例1至8的说明中，能够对热敏元件的四个方向全被功率元件包围的配置进行了叙述，但不限于该配置。例如，采用使功率元件的一边凹入的凹型的配置，将热敏元件配置于凹入的区域。在该情况下，热敏元件的三个方向被功率元件包围。这种情况下也不会失去本发明的本质。与四个方向全被包围的情况相比，在该情况下，功率元件的最高温度地点和热敏元件地点的温度差变大。但是，从热敏元件引出布线变得容易。在布线层较少的情况下，有时这种方法是有利的。
[0062]并且，在将MOS晶体管排列来形成长方形的功率元件，并对其顶点附近的MOS晶体管进行变形来配置热敏元件的情况下，热敏元件的两边被功率元件包围。该情况下也不会失去本发明的本质。与上述的三个方向被包围的情况相比，在该情况下，功率元件的最高温度地点和热敏元件地点的温度差进一步变大。然而，在功率元件处的发热比较小的情况下，有时这样的配置也能满足性能。在该情况下，也可以综合地考虑其他电路和芯片面积等而选择该配置。
【主权项】
1.一种半导体装置，其特征在于，具有: 功率元件，其形成于第一半导体层；以及 矩形的热敏元件，其形成于借助绝缘膜与所述第一半导体层分离的第二半导体层，用于检测所述功率元件的温度， 平面观察时，所述热敏元件的至少两边与所述功率元件相邻， 在所述功率元件中，多个横型MOS晶体管以相等的间距配置， 缩短所述横型MOS晶体管的漏区的一部分的宽度而配置所述热敏元件， 在所述多个横型MOS晶体管中的与所述热敏元件相邻的至少一个MOS晶体管中，源区宽度和漏区宽度之差比不与所述热敏元件相邻的所述MOS晶体管的源区宽度和漏区宽度之差大。2.一种半导体装置，其特征在于，具有: 功率元件，其形成于第一半导体层；以及 矩形的热敏元件，其形成于借助绝缘膜与所述第一半导体层分离的第二半导体层，用于检测所述功率元件的温度， 平面观察时，所述热敏元件的至少两边与所述功率元件相邻， 在所述功率元件中，多个横型MOS晶体管以相等的间距配置， 缩短所述横型MOS晶体管的漏区的一部分的宽度而配置所述热敏元件， 在所述多个横型MOS晶体管中的与所述热敏元件相邻的至少一个MOS晶体管中，栅极的一部分被去除，从而沟道宽度变得比源区宽度小。3.一种半导体装置，其特征在于，具有: 功率元件，其形成于第一半导体层；以及 矩形的热敏元件，其形成于借助绝缘膜与所述第一半导体层分离的第二半导体层，用于检测所述功率元件的温度， 平面观察时，所述热敏元件的至少两边与所述功率元件相邻， 在所述功率元件中，多个横型MOS晶体管以相等的间距配置， 缩短所述横型MOS晶体管的漏区的一部分的宽度而配置所述热敏元件， 在所述多个横型MOS晶体管中的与所述热敏元件相邻的至少一个MOS晶体管中，去除至与其他的漏区对置的源区的一部分，从而在所述至少一个MOS晶体管中，沟道的一部分不存在。4.一种半导体装置，其特征在于，具有: 功率元件，其形成于第一半导体层；以及 矩形的热敏元件，其形成于借助绝缘膜与所述第一半导体层分离的第二半导体层，用于检测所述功率元件的温度， 平面观察时，所述热敏元件的至少两边与所述功率元件相邻， 在所述功率元件中，多个横型MOS晶体管以相等的间距配置， 缩短所述横型MOS晶体管的漏区的一部分的宽度而配置所述热敏元件， 在所述多个横型MOS晶体管中的与所述热敏元件相邻的至少一个MOS晶体管中，栅极的一部分被去除，并包含源区的和其他的漏区对置的部分处的有源区的极性与衬底相同而不作为MOS晶体管工作的区域。5.一种半导体装置，其特征在于，具有: 功率元件，其形成于第一半导体层；以及 矩形的热敏元件，其形成于借助绝缘膜与所述第一半导体层分离的第二半导体层，用于检测所述功率元件的温度， 平面观察时，所述热敏元件的至少两边与所述功率元件相邻， 在所述功率元件中，多个横型MOS晶体管以相等的间距配置， 缩短所述横型MOS晶体管的漏区的一部分的宽度而配置所述热敏元件， 在所述多个横型MOS晶体管中的与所述热敏元件相邻的至少一个MOS晶体管中，栅极和源区的一部分被去除，与其他的漏区对置的沟道和源区至少一部分不存在。6.根据权利要求2所述的半导体装置，其特征在于， 在面对所述热敏元件的源区中，源区的与元件分离区域相接的部分的极性与衬底相同。7.根据权利要求2所述的半导体装置，其特征在于， 而且，源区的与所述热敏元件对置的一部分被去除，变得比所述源区的其他部分细。8.根据权利要求1所述的半导体装置，其特征在于， 漏区的与所述热敏元件相接的边被栅极包围。9.根据权利要求1所述的半导体装置，其特征在于， 形成有所述热敏元件的半导体层与形成有功率元件的栅极的半导体层是相同的。
【文档编号】H01L29/78GK105977297SQ201610119815
【公开日】2016年9月28日
【申请日】2016年3月3日
【发明人】津村和宏
【申请人】精工半导体有限公司