一种半导体器件及其制造方法和电子装置的制造方法
【专利摘要】本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该制造方法包括：提供半导体衬底，半导体衬底上形成有若干鳍片以及位于鳍片顶面上的图案化的硬掩膜层；在鳍片两侧的半导体衬底上沉积形成覆盖鳍片和图案化的硬掩膜层的隔离材料；对隔离材料执行平坦化步骤，停止于图案化的硬掩膜层中；进行氧离子注入，以在鳍片和隔离材料中形成氧注入区；回蚀刻隔离材料停止于氧注入区的上方，以形成暴露部分鳍片的隔离层；进行热退火处理，使氧注入区内的氧对部分鳍片进行热氧化，以形成位于鳍片内的氧化层。根据本发明的制造方法，形成位于鳍片底部的氧化层，可有效防止鳍片底部漏电问题的产生，进而提高器件的可靠性和性能。
【专利说明】
一种半导体器件及其制造方法和电子装置
技术领域
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子
目.0
【背景技术】
[0002]集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到22nm或以下时，来自制造和设计方面的挑战已经导致了三维设计如鳍片场效应晶体管(FinFET)的发展。
[0003]相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能。图1中示出了一种典型地FinFET的透视图。如图1所示，该FinFET包括:半导体衬底100 ;设置于半导体衬底100上的鳍片101，跨于鳍片101上的栅极结构101，栅极结构例如包括栅介质层和栅电极层；以及环绕鳍片底部的隔离层103。在该FinFET中，在栅电极的控制下，在鳍片101中具体地在鳍片101的三个侧面(图中左、右侧面以及顶面)中产生导电沟道。也即，鳍片101位于栅电极之下的部分充当沟道区，源、漏区则分别位于沟道区两侧。
[0004]由于鳍片的底部被氧化硅隔离层103所围绕，从而栅电极无法对这一部分进行有效的控制。因而，即使在截止状态下，通过鳍片底部也能够在源、漏区之间形成电流路径，从而导致漏电流。
[0005]因此，急需一种新的半导体器件及其制造方法，来降低鳍片底部的漏电流。
【发明内容】
[0006]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]为了克服目前存在的问题，本发明实施例一提供一种半导体器件的制造方法，包括:
[0008]步骤a):提供半导体衬底，所述半导体衬底上形成有若干鳍片以及位于所述鳍片顶面上的图案化的硬掩膜层；
[0009]步骤b):在所述鳍片两侧的半导体衬底上沉积形成覆盖所述鳍片和所述图案化的硬掩膜层的隔离材料；
[0010]步骤c):对所述隔离材料执行平坦化步骤，停止于所述图案化的硬掩膜层中；
[0011]步骤d):进行氧离子注入，以在所述鳍片和所述隔离材料中形成氧注入区；
[0012]步骤e):回蚀刻所述隔离材料停止于所述氧注入区的上方，以形成暴露部分所述鳍片的隔离层；
[0013]步骤f):进行热退火处理，使所述氧注入区内的氧对部分鳍片进行热氧化，以形成位于所述鳍片内的氧化层。
[0014]进一步，所述步骤a)包括以下步骤:
[0015]提供半导体衬底，在所述半导体衬底的表面上沉积形成硬掩膜层；
[0016]在所述硬掩膜层上形成定义有所述鳍片图案的光刻胶；
[0017]以所述光刻胶为掩膜，刻蚀所述硬掩膜层形成所述图案化的硬掩膜层；
[0018]以所述图案化的硬掩膜层为掩膜，对所述半导体衬底进行刻蚀，以形成所述鳍片。
[0019]进一步，所述氧注入区位于预定暴露的鳍片下方的区域内。
[0020]进一步，所述氧化层的底部位于所述鳍片的底部。
[0021]进一步，所述氧化层的顶部齐平于或低于隔离层的顶面。
[0022]进一步，所述隔离层的材料为氧化硅。
[0023]本发明实施例二提供一种半导体器件，包括:
[0024]半导体衬底，位于所述半导体衬底表面上的若干鳍片，位于所述鳍片两侧的半导体衬底上且顶面低于所述鳍片顶面的隔离层，位于所述鳍片内的氧化层，其中，所述氧化层的顶面齐平于或低于所述隔离层的顶面。
[0025]进一步，所述隔离层为氧化硅，所述氧化层的材料由氧化所述鳍片所获得的氧化物组成。
[0026]进一步，所述氧化层位于所述鳍片的底部。
[0027]本发明实施例三提供一种电子装置，包括前述的半导体器件。
[0028]根据本发明的制造方法，通过对隔离层下方的鳍片进行氧注入，再进行热退火处理，使得氧注入区内的氧与鳍片反应，形成位于鳍片底部的氧化层，可有效防止鳍片底部漏电问题的产生，进而提高器件的可靠性和性能。
【附图说明】
[0029]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0030]附图中:
[0031]图1为现有的一种典型地FinFET器件的三维立体图；
[0032]图2A至图2H为本发明实施例一的一种半导体器件的制造方法的相关步骤形成的器件的示意性剖视图；
[0033]图3为本发明实施例一的一种半导体器件的制造方法的一种示意性工艺流程图；
[0034]图4为本发明实施例二中的半导体器件的示意性剖视图。
【具体实施方式】
[0035]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0036]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0037]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至IJ”或“耦合至IJ”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0038]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0039]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0040]这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
[0041]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述夕卜，本发明还可以具有其他实施方式。
[0042]实施例一
[0043]下面，参照图2A-图2H以及图3来描述本发明实施例的一种半导体器件的制造方法的详细步骤。其中，2A至2H为本发明实施例的一种半导体器件的制造方法的相关步骤形成的器件的示意性剖视图；图3为本发明实施例的一种半导体器件的制造方法的一种示意性工艺流程图。
[0044]本实施例的一种半导体器件的制造方法，主要包括如下步骤:
[0045]首先，执行步骤S301，提供半导体衬底200，所述半导体衬底200上形成有若干鳍片203以及位于所述鳍片203顶面上的图案化的硬掩膜层201，参考图2C。
[0046]所述半导体衬底200可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底200上可以被定义有源区。
[0047]在一个示例性，参考图2A-图2C，形成所述鳍片201包括以下步骤:
[0048]首先，如图2A所不，提供半导体衬底200，在所述半导体衬底200的表面上沉积形成硬掩膜层201a ;
[0049]所述硬掩膜层201a可以为氧化硅、氮化硅、氮氧化硅层。示例性地，依次层叠的氧化物层和SiN层，其中所述氧化物层较佳地为Si02。在本发明中所述硬掩膜层201a的沉积可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成。
[0050]如图2B所示，在所述硬掩膜层201a上形成定义有鳍片图案的光刻胶202。光刻胶202中的图案用于转移到半导体衬底200中以形成鳍片。
[0051]如图2C所示，以所述光刻胶202为掩膜，刻蚀所述硬掩膜层201a形成所述图案化的硬掩膜层21 ;以所述图案化的硬掩膜层201为掩膜，对所述半导体衬底200进行刻蚀，以形成鳍片203。
[0052]在对半导体衬底200进行刻蚀过程中，光刻胶202可能被消耗。否则，还可以在刻蚀形成鳍片203之后增加去除光刻胶202的步骤。
[0053]需要说明的是，上文仅提供了在半导体衬底上形成鳍片的一个实施例。本发明并不排除采用其它方式来形成鳍片203。
[0054]接着，执行步骤S302，在所述鳍片203两侧的半导体衬底200上沉积形成覆盖所述鳍片203和所述图案化的硬掩膜层201的隔离材料204a，如图2D所示。
[0055]隔离材料204a可以为氧化物、氮化物或氮氧化物等。较佳地，所述隔离材料为氧化硅。可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成。
[0056]接着，执行步骤S303，对所述隔离材料204a执行平坦化步骤，停止于所述图案化的硬掩膜层201中，参考图2E。可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。
[0057]接着，执行步骤S304，进行氧离子注入，以在所述鳍片203和所述隔离材料204a中形成氧注入区205，如图2F所示。
[0058]在一个示例中，进行氧离子注入后，形成的氧注入区203位于预定暴露的鳍片下方的区域内。可通过控制氧离子注入的能量和时间等参数来控制氧注入区的位置，使得氧注入区的位置最高与之后形成的暴露部分鳍片的隔离层顶面齐平。较佳地，使氧注入区的位置位于之后形成隔离层以内，以保证在对隔离材料进行回蚀刻时，不会对隔离层内的氧注入区进行蚀刻。示例性地，氧离子的注入剂量范围为I X 116Cm 2?5 X 10 17cm 2。
[0059]接着，执行步骤S305，回蚀刻隔离材料停止于所述氧注入区205的上方，以形成暴露部分所述鳍片203的隔离层204，如图2G所示。
[0060]具体地，既可以采用干蚀刻法也可以采用湿蚀刻法回蚀刻隔离材料。干蚀刻法能够采用基于氟化碳气体的各向异性蚀刻法。湿蚀刻法能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂(buffer oxide etchant (BOE))或氢氟酸缓冲溶液(buffer solut1n ofhydrofluoric acid (BHF))。
[0061]接着，执行步骤S306，进行热退火处理，使所述氧注入区内的氧对部分鳍片203进行热氧化，以形成位于所述鳍片203内的氧化层206，如图2H所示。
[0062]具体地，热退火处理过程，可使得氧注入区内的氧与其周围的鳍片203发生热氧化反应，进而形成位于所述鳍片内的氧化层206。所述氧化层206的材料取决于所述鳍片的材质，例如，若所述鳍片为硅鳍片，热处理后形成的氧化层206的材料为氧化硅。在一个示例中，所述热退火处理的温度范围为800 °C?1300摄氏度，例如800 °C、900 °C、1000 °C、1100°C、1200°C、1300°C等，所述热退火处理的时间为0.5?10h，上述参数仅是示例性地可根据预定形成的氧化层的厚度等进行适当调整。示例性地，所述氧化层206的顶部齐平于或低于隔离层204的顶面。较佳地，所述氧化层206的底部位于所述鳍片203的底部。位于鳍片底部的氧化层可有效防止鳍片底部漏电问题的产生。最后，去除鳍片顶面上图案化的硬掩膜层。
[0063]至此，完成了本实施例的一种半导体器件的制造方法的关键步骤的介绍，后续可以参照现有技术中的各种方法来实现整个半导体器件的制造，此处不再赘述。
[0064]综上所示，根据本发明的制造方法，通过对隔离层下方的鳍片进行氧注入，再进行热退火处理，使得氧注入区内的氧与鳍片反应，形成位于鳍片底部的氧化层，可有效防止鳍片底部漏电问题的产生，进而提高器件的可靠性和性能。
[0065]实施例二
[0066]本发明还提供一种半导体器件，该半导体器件为FinFET器件，其采用上述实施例一中的制造方法形成，该半导体器件包括:
[0067]参考图4，半导体衬底400，位于所述半导体衬底400表面上的若干鳍片401，位于所述鳍片401两侧的半导体衬底400上且顶面低于所述鳍片401顶面的隔离层402，位于所述鳍片401内的氧化层403，其中，所述氧化层403的顶面齐平于或低于所述隔离层402的顶面。
[0068]所述半导体衬底400可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
[0069]示例性地，所述隔离层402氧化硅，所述氧化层403的材料由氧化所述鳍片401所获得的氧化物组成。在一个示例性中，所述鳍片401为硅鳍片，则所述氧化层403的材料为氧化硅。较佳地，所述氧化层403位于所述鳍片401的底部。
[0070]本发明的半导体器件由于在鳍片的底部形成有氧化层，可防止鳍片底部漏电问题的产生，使得器件具有优良的可靠性和性能。
[0071]实施例三
[0072]本发明实施例提供一种电子装置，包括电子组件以及与该电子组件相连的半导体器件。其中，该半导体器件为如实施例二所述的半导体器件或根据如实施例一所述的半导体器件的制造方法制造的半导体器件。该电子组件可以为任何合适的组件。
[0073]由于使用的半导体器件具有具有优良的可靠性和性能，因此该电子装置同样具有上述优点。
[0074]该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD,DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如:具有该集成电路的手机主板等。
[0075]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种半导体器件的制造方法，包括: 步骤a):提供半导体衬底，所述半导体衬底上形成有若干鳍片以及位于所述鳍片顶面上的图案化的硬掩膜层； 步骤b):在所述鳍片两侧的半导体衬底上沉积形成覆盖所述鳍片和所述图案化的硬掩膜层的隔离材料； 步骤c):对所述隔离材料执行平坦化步骤，停止于所述图案化的硬掩膜层中； 步骤d):进行氧离子注入，以在所述鳍片和所述隔离材料中形成氧注入区； 步骤e):回蚀刻所述隔离材料停止于所述氧注入区的上方，以形成暴露部分所述鳍片的隔离层； 步骤f):进行热退火处理，使所述氧注入区内的氧对部分鳍片进行热氧化，以形成位于所述鳍片内的氧化层。2.根据权利要求1所述的制造方法，其特征在于，所述步骤a)包括以下步骤: 提供半导体衬底，在所述半导体衬底的表面上沉积形成硬掩膜层； 在所述硬掩膜层上形成定义有所述鳍片图案的光刻胶； 以所述光刻胶为掩膜，刻蚀所述硬掩膜层形成所述图案化的硬掩膜层； 以所述图案化的硬掩膜层为掩膜，对所述半导体衬底进行刻蚀，以形成所述鳍片。3.根据权利要求1所述的制造方法，其特征在于，所述氧注入区位于预定暴露的鳍片下方的区域内。4.根据权利要求1所述的制造方法，其特征在于，所述氧化层的底部位于所述鳍片的底部。5.根据权利要求1所述的制造方法，其特征在于，所述氧化层的顶部齐平于或低于隔离层的顶面。6.根据权利要求1所述的制造方法，其特征在于，所述隔离层的材料为氧化硅。7.一种半导体器件，包括: 半导体衬底，位于所述半导体衬底表面上的若干鳍片，位于所述鳍片两侧的半导体衬底上且顶面低于所述鳍片顶面的隔离层，位于所述鳍片内的氧化层，其中，所述氧化层的顶面齐平于或低于所述隔离层的顶面。8.根据权利要求7所述的半导体器件，其特征在于，所述隔离层为氧化硅，所述氧化层的材料由氧化所述鳍片所获得的氧化物组成。9.根据权利要求7所述的半导体器件，其特征在于，所述氧化层位于所述鳍片的底部。10.一种电子装置，其特征在于，包括权利要求7所述的半导体器件。
【文档编号】H01L21/265GK105990146SQ201510086441
【公开日】2016年10月5日
【申请日】2015年2月17日
【发明人】谢欣云, 周鸣
【申请人】中芯国际集成电路制造(上海)有限公司