碳化硅半导体装置和用于制造碳化硅半导体装置的方法
【专利摘要】提出了半导体装置。该装置包括半导体层，该半导体层包括碳化硅，并且具有第一表面和第二表面。栅极绝缘层设置于半导体层的第一表面的一部分上，并且栅极电极设置于栅极绝缘层上。该装置进一步包括氧化物，该氧化物设置于栅极绝缘层与栅极电极之间在与栅极电极的边缘相邻的拐角处，以便栅极绝缘层具有在拐角处比在层的中心处的厚度大的厚度。还提供用于制作装置的方法。
【专利说明】碳化硅半导体装置和用于制造碳化硅半导体装置的方法
[0001] 发明背景 本发明一般涉及碳化硅(Sic)半导体装置，并且更具体地，涉及具有M0S(金属氧化物半 导体)结构的SiC半导体装置的栅极结构和用于制造SiC半导体装置的方法。
[0002] 硅(Si)是最广泛地使用的半导体材料，并且已使用硅许多年。由于强烈的商业利 益及所得到的研究和开发，硅装置技术已达到先进水平，并且实际上，许多人认为，硅功率 装置接近针对该材料而预测的理论最大功率极限。该材料的进一步的精制不太可能得到性 能的实质的改进，并且因此，开发努力已将焦点转移到开发宽带间隙半导体作为对硅的替 代。
[0003] 碳化硅(SiC)具有许多对于高压、高频以及高温应用的所希望的性质。更具体地， SiC具有宽带间隙（比Si的宽带间隙多大约3倍）、高击穿场（比Si的击穿场高大约10倍）、高 导热率(Si的导热率大约4倍）以及高电子饱和速度(Si的电子饱和速度的两倍）。这些性质 支持SiC将优于(excel over)常规型功率装置应用理论，并且提供能够以极低的功率损耗 在高温下操作的装置。另外，SiC是能够通过热氧化而形成硅氧化物的有利的半导体材料， 这已是用于主张(a SSert)SiC半导体装置的优点的有影响的基础。
[0004] 在各种SiC装置中，SiC M0S(金属氧化物半导体)装置(例如，M0SFET或IGBT)能够 容易地被驱动，并且简单地替代目前可用的广泛地用于功率切换应用的Si-IGBLMOSFET通 常包括栅极区、源极区、漏极区以及设置于源极区与漏极区之间的沟道区。通常，首先将栅 极电介质(例如，Si0 2)形成于半导体衬底(例如，SiC)上，并且然后，将栅极材料设置于栅极 电介质上，以形成栅极电极。
[0005] 前述应用在要求例如航天、电力分配等的长时间段地操作的装置的领域相当有 利;然而，存在已认识到可靠的SiC/Si02系统挑战的因素。在SiC上热生长的Si0 2具有可与在 Si上生长的Si02相比的寿命，然而，低的反型沟道迀移率必需在以大于4 MV/cm的电场操作 的同时，使用薄的（<50nm)栅极电介质，以使沟道传导最大化。这些因素的组合导致栅极电 介质中的高电场。能够在栅极电介质的平面区上支持所生成的电场，但该电场在形成于栅 极电极边缘处的尖锐拐角处显著地更高，这对装置的可靠性造成负面影响。
[0006] 因此，可希望提供用于制作半导体装置，更具体地，M0SFET装置的方法，该装置在 栅极电极的尖锐拐角处具有减弱的电场，因而提供具有提高的可靠性的M0SFET装置。
[0007] 发明简述 一个实施例针对半导体装置。该装置包括半导体层，该半导体层包括碳化硅，并且具有 第一表面和第二表面。栅极绝缘层设置于半导体层的第一表面的一部分上，并且栅极电极 设置于栅极绝缘层上。该装置进一步包括氧化物，该氧化物在与栅极电极的边缘相邻的拐 角处设置于栅极绝缘层与栅极电极之间，以便于栅极绝缘层在拐角处具有比在层的中心处 的厚度大的厚度。
[0008] 在一个实施例中，提供金属氧化物场效应晶体管(M0SFET)装置。该装置包括半导 体层，该半导体层包括碳化硅，并且具有第一表面和第二表面。半导体层包括:漂移区，具有 第一导电类型;阱区，与漂移区相邻，并且接近于第一表面，阱区具有第二导电类型；以及源 极区，与阱区相邻，源极区具有第一导电类型。栅极绝缘层设置于半导体层的第一表面的一 部分上，并且栅极电极设置于栅极绝缘层上。该装置进一步包括氧化物，该氧化物在与栅极 电极的边缘相邻的拐角处设置于栅极绝缘层与栅极电极之间，以便于栅极绝缘层在拐角处 具有比在层的中心处的厚度大的厚度。电介质层进一步设置于栅极电极和半导体层的第一 表面的一部分上。
[0009] 另一实施例针对用于制作半导体装置的方法。该方法包括如下的步骤:将栅极绝 缘层设置于包括碳化硅的半导体层上；将栅极电极设置于栅极绝缘层上；以及在设置栅极 电极之后，执行氧化过程。在小于大约950摄氏度的温度下包括以至少大约0.03:1的比的氢 气和氧气的环境中执行氧化过程。
[0010] 附图 在参考附图而阅读下面的详细描述时，本发明的这些及其他特征、方面以及优点将变 得更好理解，其中，在所有的附图中，相似的字符表示相似部件，其中： 图1示意地示出常规M0SFET装置的横截面半单元图； 图2示出图1的M0SFET装置的栅极绝缘层中的电场轮廓； 图3-6图示示意地证明根据本发明的一些实施例的制造M0SFET装置的制作阶段的横截 面半单元图； 图7示出图6的M0SFET装置的栅极绝缘层中的电场轮廓。
【具体实施方式】
[0011] 如在下文中详细地讨论的，本发明的一些实施例包括用于制作SiC基半导体装置 的方法，该方法包括形成栅极电极之后的氧化过程步骤。进一步注意到，氧化过程以如下的 方式执行：改进装置的可靠性，而未显著地影响关键的电气性质，例如装置的阈值电压、漏 电流以及导通状态的源极一漏极的电阻。在一些实施例中，所得到的SiC半导体装置包括在 与栅极电极的边缘相邻的拐角处设置于栅极绝缘层与栅极电极之间的氧化物，以便在拐角 处具有与设置状态(as - disposed)的栅极绝缘层相比相对厚的绝缘层。如本文中所使用 的，设置状态的层指在没有任何后续设置的情况下在装置制作过程期间的沉积状态的层或 生长状态的层。
[0012] 如在本文中在整个说明书和权利要求书中所使用的近似语言可以应用于修改能 够容许变化的任何数量表示，而不导致与其有关的基本功能的改变。因此，通过诸如"大约" 和"基本上"的一个术语或多个术语而修改的值不限于所指定的精确的值。在一些实例中， 近似语言可以与用于对该值进行测量的仪器的精度相对应。术语"一"、"一个"以及"该"包 括复数对象，除非上下文清楚地另有所指示。如本文中所使用的，术语"和/或"包括关联的 所列出的项目中的一个或多个的任何组合和所有的组合。
[0013] 除非另有定义，否则本文中所使用的技术术语和科学术语具有与由本发明所属的 领域中的技术人员普遍地理解的相同的含义。如本文中所使用的术语"第一"、"第二"等不 表示任何顺序、数量或重要性，而是用来将一个元件与另一个区分。如果公开范围，则针对 相同组件或性质的所有的范围的端点是包括的并且可独立地组合(例如，"多达大约25%的 重量，或更具体地，大约5%的重量至大约20%的重量"的范围包括"大约5%的重量至大约25% 的重量"的范围的端点和所有的中间值等）。
[0014] 如本文中所使用的，术语"层"指以连续的或间断的方式设置于至少一部分的底层 表面上的材料。此外，术语"层"不一定意味着所设置的材料的均匀的厚度，并且，所设置的 材料可能具有均匀的厚度或可变的厚度。此外，如本文中所使用的术语"层"指单层或多层， 除非上下文清楚地另有所指示。在本公开中，在层被描述为"在另一层或衬底上"时，要理 解，层能够彼此直接地接触，或具有在层之间的一个(或多个)层或特征。此外，术语"在…… 上"描述层彼此的相对位置，并且不一定意味着"在……顶部上"，因为，上方或下方的相对 位置取决于装置相对于观察者的取向。此外，为了方便起见而使用"顶部"、"底部"、"上方"、 "下方"以及这些术语的变更，并且不要求组件的任何特定取向，除非另有规定。如本文中所 使用的术语"与……相邻"意味着两个层连续地设置并且彼此直接接触。
[0015] 通过本领域技术人员将理解，"η -型"和"P-型"指存在于相应的半导体层中的大 部分的电荷载流子。例如，在η -型层中，大部分的载流子是电子，并且，在Ρ -型层中，大部 分的载流子是空穴(不存在电子）。如本文中所使用的，"η+"和"η"分别指掺杂剂的更高（大 于IX 1018 cm3)的掺杂浓度和更低(通常在5 Χ1015 cm3至5 Χ1017 cm3的范围中）的掺杂浓 度。通常，如本领域中所已知的，P-型掺杂剂包括硼、铝、镓或其任何组合，并且，η-型掺杂 剂包括氮、磷或其任何组合或者其他适当的掺杂材料。
[0016] 如稍后详细地描述的，提出了用于制作半导体装置的方法。半导体装置可以是金 属氧化物半导体场效应晶体管(M0SFET)、绝缘栅双极型晶体管（IGBT)或任何基于M0S(金属 氧化物半导体)的半导体装置。虽然本方法和设计可应用于各种各样的半导体装置，但参考 M0SFET单元或装置而描述本发明的独特的特征。在实际的功率M0SFET装置中，许多M0SFET 单元将会相互紧接地定位，并且，共用共同的栅极电极和源极电极。本发明的方法和特征可 应用于垂直M0SFET装置和横向M0SFET装置两者。
[0017] 图1是常规SiC垂直M0SFET装置10的示例的横截面图。装置10通常包括SiC层12， SiC层12具有设置于SiC层12上的漂移区14W-阱区16形成于漂移区14的顶表面11内，并 且，n+-源极区18形成于P-阱区16内。栅极绝缘层22形成于层12的表面11上，并且，栅极电 极24形成于栅极绝缘层22上。通常，可以使多晶硅层沉积，并且随后图案化和/或蚀刻，以提 供多晶硅栅极电极24。漏极电极20通常形成为与底部表面13上的半导体层12接触，底部表 面13可以包括衬底层(未在图1中示出）。装置10进一步包括附加的特征，例如源极电极38、 钝化层34(例如层间电介质）、接触区15以及形成于源极区18和多晶硅栅极电极24的上部上 的欧姆接触件28和26。
[0018] 参考图1，如本领域技术人员所已知的，栅极绝缘层22在操作偏置下经历电场。如 先前所讨论的，电场在形成为与栅极电极24的底部表面25的边缘相邻的栅极绝缘层22的尖 锐拐角40附近是高的。图2是沿着方向50测量的栅极绝缘层22中的电场轮廓，示出在拐角40 处的高电场峰值52。
[0019] 图3-6示意地表示根据本发明的方面的说明的垂直M0SFET装置100的制作阶段。图 3是过程中的M0SFET装置100的横截面侧视图。装置100通常包括半导体层（也可以被称为 "晶圆"）102，半导体层102具有设置于半导体层102上的漂移区104。在某些实施例中，半导 体层102包括碳化硅(SiC)。
[0020] 在所图示的示例中，装置100具有η-掺杂漂移区104和n+-掺杂源极区108。如将 领会，对于具有P+-掺杂源极区的装置100,漂移区104可以是p-型掺杂。n+-掺杂源极区 108形成于P-阱区106内，接近于第一表面101。通常，通过由合适的p-型掺杂剂来将η-掺 杂漂移区104植入而形成Ρ-阱区106。如将领会，Ρ-阱区106的形成可能涉及许多处理步 骤，例如通过掩模而将漂移区104掩蔽和在漂移区104中的植入之前图案化掩模。例如，能够 使用类似的植入步骤来形成η+-源极区108和高度地掺杂的ρ+-区105。通常，在每个植入步 骤之后执行退火步骤。可以通过任何已知的方法而将漏极电极200形成为与半导体层102的 第二表面103接触。
[0021]该方法进一步包括如图4中所图示的栅极绝缘层202和栅极电极204的形成的步 骤。通常，通过栅极绝缘层202(也可以被称为"栅极电介质"）而使栅极电极204与半导体层 102(例如，SiC晶圆）绝缘。首先，将栅极绝缘层202设置于半导体层102上，后面是将栅极电 极204设置于栅极绝缘层202上。栅极绝缘层202通常可以包括二氧化硅(Si0 2)、氮化硅或其 组合。其他合适的材料可以包括氧化钽（Ta2〇5)、氧化铝（AI2O3)、氧化错（Zr〇2)、氧化铪 (Hf0 2)或其他形成玻璃的材料。通常，栅极绝缘层202包括氧化物，并且，因此，被称为"栅极 氧化层"。在某些实施例中，栅极氧化层202包括二氧化硅(Si0 2)。在一些实施例中，栅极绝 缘层202的厚度(d)可以在大约20纳米至大约200纳米的范围中。
[0022]在一个实例中，可以通过任何已知的方法而执行栅极绝缘层202的形成。在某些实 例中，可以通过在例如大于大约1100摄氏度的高温下使半导体层1〇2(例如，SiC晶圆）氧化 而提供栅极氧化层202。能够通过包括例如湿式氧化或干式氧化的任何已知的方法而执行 氧化。可以希望地通过本领域技术人员已知的任何方法而使栅极绝缘层202退火。
[0023]在另外步骤中，栅极电极204设置于栅极绝缘层202的第一部分201上。栅极电极 204可以包括前述的金属、多晶硅或多层组合。在某些实施例中，使多晶硅层沉积于栅极绝 缘层202上，并且随后图案化和/或蚀刻，以提供多晶硅栅极电极204。可以使多晶硅层掺杂， 例如，P+-掺杂，以便提高其传导性。通常，多晶硅层的厚度可以小于大约2微米。在某些实 例中，例如，多晶硅层的厚度能够在大约0.1微米至大约1微米的范围中。
[0024] 含金属层206能够任选地设置于多晶硅层204上。含金属层206可以包括从由钽、 镍、钼、钴、钛、钨、铌、铪、锆、钒、铝、铬以及铂组成的组选择的金属。在一些实施例中，含金 属层206包括金属娃化物，例如娃化钽。含金属层206的厚度可以从大约10 nm至大约500 nm 的范围。在一些实例中，可以使含金属层206退火。
[0025] 如所提到的，通常，可以执行蚀刻步骤，以从装置100的不希望的部分，例如栅极绝 缘层202的第二部分203、漂移区104等去除栅极电极材料。在过程期间，蚀刻步骤可以从栅 极绝缘层202的表面去除某材料，如图5中所示，留下具有减少的厚度(d'），d'〈 d的栅极绝 缘层202的第二部分203。在一些其他实例中，蚀刻步骤可以将栅极绝缘层202的第二部分完 全地去除。
[0026] 如先前所提到的，该方法进一步包括执行氧化过程步骤的步骤。在一个实施例中， 在形成栅极电极204之后执行氧化过程，并且，在某些实施例中，在形成含金属层206之后执 行氧化过程。在一些其他实施例中，可以在层间电介质（ILD)304(在下文中描述）的沉积之 后执行氧化过程。在小于大约950摄氏度的温度下包含氢气和氧气的环境中执行氧化过程。 如本领域技术人员所已知的，在存在氢气和氧气的情况下执行的氧化过程通常被称为"湿 式氧化"。在湿式氧化中，氢气和氧气的气体混合物形成致热的蒸汽，该蒸汽使栅极电极204 氧化。氧化环境还可以包括其他惰性气体，例如氮气、氩气等。虽然可以利用多种气体的组 合，但应当对过程设计给出考虑，并且，如果多种载气的使用不提供优点或提供可以忽略的 优点，则在某些情况下，可以对于利用气体混合物中的仅氢气和氧气给出优先。
[0027] 同样地，气体混合物内的每一种气体的浓度将取决于所选择的气体。通常，氧气浓 度将驱动氧化过程，并且，能够在对其他氧化过程参数给出考虑的情况下选择以实现希望 的氧化速率。然而，在湿式氧化中，氢气和氧气两者的浓度都可影响氧化速率和所得到的氧 化层的质量。根据本发明的一些实施例，在小于大约950摄氏度的温度下包括以至少大约 0.03:1的比的氢气和氧气的环境中执行氧化过程。在一些实施例中，氧化环境中的氢气和 氧气的比可以从大约1:1至大约3:1的范围中。在某些实施例中，氢气和氧气的比可以从大 约1.5:1至大约2:1的范围中。
[0028] 通常，氧化过程涉及将诸如炉的室中的晶圆加热至希望的温度，并且，然后，将气 体或气体混合物引入室中。备选地，能够将希望的气体或气体混合物引入到室，并且，然后， 能够将室随后加热至希望的温度。在一些实例中，可以将包含以希望的比的氢气和氧气的 气体混合物提供至室中。在一些其他实施例中，可以将预定量的氢气和氧气个别供应至室 中，以实现室内部的希望的比。
[0029] 如本领域普通技术人员将领会，氧化过程可以包括一个或多个氧化过程子步骤， 其中，可以在氧化过程子步骤中的一个或多个中在氧化环境中通过例如使用不同的温度或 压力和/或不同的氢气一氧气比而执行氧化。子步骤还可以包括在高温下的退火步骤。虽然 本发明的实施例描述在包含氢气和氧气的氧化环境中执行的氧化过程，但采用氢的同位素 例如氘替代氧化过程子步骤中的一个或多个中的氧化环境中的氢气处于本发明的范围内。
[0030] 在氧化过程期间，如图5中所描绘的，氧化层300在栅极电极204的顶部和侧面上生 长。已进一步观察到，通过执行根据本发明的方面的氧化过程步骤，使尖锐拐角40(图1)转 化成氧化物，并且，氧化物存在于栅极电极204的位于边缘402附近的底部表面205处。结果， 栅极电极204的边缘402下方的绝缘材料的厚度增加至d" ；d" > d。换言之，与边缘402相邻 的拐角400处的栅极绝缘层202的厚度(d"）大于层202的中心处的厚度(d)。栅极绝缘层202 在与边缘402相邻的拐角处比中心处大于大约1%厚度。在一些实例中，与边缘402相邻的拐 角400处的栅极绝缘层202的厚度中的增加处于从大约1%至大约500%的范围中。在某些实例 中，厚度中的增加处于从大约10%至大约300%的范围中。在一些实施例中，拐角的几何结构 是这样的，以致于拐角处的电场小于或等于栅极绝缘层的其余部分中的电场。
[0031] 通常，例如通过蚀刻而将栅极电极的顶部表面处的氧化层300去除。已经发现，氧 化层300的蚀刻速率比电介质层304(例如PSG层）的蚀刻速率低得多，这指示氧化层300包 括高质量的氧化物。
[0032] 可以持续任何期望时间段地执行氧化过程，并且，通常执行氧化过程持续充足的 时间量以增加拐角处的栅极绝缘层202的厚度并且提供期望的厚度的氧化层300。氧化层 300可以具有在从大约20纳米至大约500纳米的范围中的厚度，并且，通常可以在从大约1秒 钟至大约30分钟的氧化时间中取决于具体的氧化参数而提供这类厚度。在一些实例中，尤 其是在当在低温下执行氧化过程时的情况下，氧化时间可能比30分钟长。
[0033] 图6示出完整的M0SFET装置100,更具体地，示出SiC M0SFET装置。一旦执行了氧 化，就对晶圆进一步进行处理，以提供附加的特征，例如源极接触件208、源极电极308以及 钝化层304。钝化层304通常包括电介质材料，该电介质材料有时被称为层间电介质（ILD)。 层304通常设置成覆盖栅极电极204。在一些实施例中，可以在执行氧化过程之后，将层间电 介质304设置于栅极电极206上。在一些其他实施例中，可以在设置电介质层304之后，执行 氧化过程。在某些实例中，电介质层304可以包含其中包括磷硅酸盐玻璃(PSG)的材料。 [0034] 通常由金属（例如，铝）形成的源极电极308能够进一步设置于电介质层304上。源 极电极308通过源极接触件208而与源极区108和P-阱区106电气接触。在一些实施例中，可 以设置多个金属层。金属层可以包括铝、镍、钼、钨、金、铜、钽、钛、铂，或因此可以包括这些 金属的组合。
[0035] 在诸如在上文中参考图3-6而讨论的M0SFET装置100的半导体装置的制作中，如本 领域技术人员所已知的，并且如装置100的形成所要求的，各种区和层的形成/沉积可以包 括一个或多个子步骤，其包括掩蔽、图案化、蚀刻或退火。
[0036] 图7示出沿着方向50测量的图6的栅极绝缘层202中的电场轮廓。清楚地是，边缘 402附近的拐角处的电场值54比图1的装置10中的拐角40处的电场值（图2)低得多。根据本 发明的方面而执行的氧化过程防止电场集中于形成与栅极电极边缘相邻的栅极绝缘层的 拐角处。因而形成的所得到的M0SFET装置可以具有拐角处的减弱的电场，并且显示提高的 可靠性。
[0037] 如先前所提及的，在小于大约950摄氏度的温度下的包含氢气和氧气的氧化环境 中执行氧化过程可以进一步是希望的。表1示出相对于基线M0SFET装置的比较的M0SFET装 置和实验的M0SFET装置的阈值电压的归一化值。采用除了在设置栅极电极之后执行的氧化 过程步骤之外，与用于制作基线M0SFET装置而执行的过程步骤类似的过程步骤来制作比较 的装置和实验的装置。通过使用在大约950摄氏度执行的氧化过程步骤而制作比较的装置， 并且，通过使用在大约850摄氏度执行的氧化过程步骤而制作实验的装置。已观察到，在大 约950摄氏度或甚至更高执行的氧化过程可以提供具有与基线装置的阈值电压相比降低的 阈值电压的M0SFET装置(例如，比较的M0SFET装置），这反映出比较的装置的退化的性能。因 而，可以有利地在例如低于大约900摄氏度的更低的温度下执行根据本方法的氧化过程。在 一些实例中，可以在大约700摄氏度与大约900摄氏度之间的温度下执行氧化过程。表1清楚 地示出，在大约850摄氏度执行的氧化过程提供具有希望的阈值电压的实验的M0SFET装置。 在一些实例中，通过使用高压氧化来甚至在更低的温度下，也同样地也许有可能执行氧化 过程。
[0038] 已观察到，在形成栅极电极之后执行氧化过程导致具有改进的可靠性的半导体装 置。通过使用三竞争失效模式分析(tQ、非本征以及本征失效模式），对来自将实验的M0SFET 装置样本(其涉及样本装置的制作过程期间形成栅极电极之后的所描述的氧化过程步骤， 例如图6)与基线MOSFET装置样本(其不涉及样本装置的制作过程期间形成栅极电极之后的 所描述的氧化过程，例如图1)相比的加速寿命试验的失效数据进行分析，产生对失效率对 时间的预测。然后，从其中早期失效被消耗(通过假定的老化/筛选试验)并且按照数十亿的 装置操作小时或失效时间（FIT)缩放的值处的标绘提取所预测的安装地点失效率。实验的 样本示出FIT率中与基线样本相比的大约50%至大约500%的改进。
[0039] 在上文中参考图1、图3-图6而讨论的若干个层、区以及组件的形状和尺寸（例如， 厚度）只是为了理解MOSFET结构而说明的；并且，不意味着限制本发明的范围。这些区和组 件(例如，源极区、漏极区等)的精确的形状、尺寸以及位置能够在某种程度上变化。
[0040] 所附权利要求意图如已构思本发明那样广泛地要求保护本发明，并且，本文中所 提出的示例说明从各式各样的所有的可能的实施例选择的实施例。因此，
【申请人】的意图是， 所附权利要求不受利用于图示本发明的特征的示例的选择限制。如权利要求中所使用的， 单词"包含"及其语法变型在逻辑上还对向并且包括变化并且不同的程度的短语，比如例如 但不限于此"基本上由……组成"和"由……组成"。在必要时，补充范围；那些范围包括其间 的所有的子范围。将预料到，这些范围中的变型将使具有本领域普通技术的实践者他们自 己想到，并且，在尚未致力于公众的情况下，在可能的情况下，那些变型应当解释通过所附 权利要求涵盖。同样地预期到，科学和技术上的前进将实现由于语言不严密而现在未预期 的可能的等效物和代替物，并且，在可能的情况下，这些变型还应当解释通过所附权利要求 涵盖。
【主权项】
1. 一种半导体装置，包含： 半导体层，包含碳化硅，所述半导体层具有第一表面和第二表面； 栅极绝缘层，设置于所述半导体层的所述第一表面的一部分上； 栅极电极，设置于所述栅极绝缘层上；以及 氧化物，设置于所述栅极绝缘层与所述栅极电极之间在与所述栅极电极的边缘相邻的 拐角处，以便所述栅极绝缘层在与所述栅极电极的所述边缘相邻的所述拐角处具有比在所 述层的中心处的厚度大的厚度。2. 如权利要求1所述的半导体装置，其中通过执行氧化过程而形成所述氧化物。3. 如权利要求2所述的半导体装置，其中，在小于大约950摄氏度的温度下的包含以至 少大约0.03:1的比的氢气和氧气的环境中执行所述氧化过程。4. 如权利要求1所述的半导体装置，其中，所述栅极电极包含设置于所述栅极绝缘层上 的多晶硅层。5. 如权利要求4所述的半导体装置，其中，所述栅极电极进一步包含设置于所述多晶硅 层上的含金属层。6. 如权利要求1所述的半导体装置，其中，所述栅极绝缘层在与所述栅极电极的所述边 缘相邻的所述拐角处具有比在所述层的所述中心处的所述厚度大至少大约1%的厚度。7. 如权利要求1所述的半导体装置，其中，所述栅极绝缘层在与所述栅极电极的所述边 缘相邻的所述拐角处具有比在所述层的所述中心处的所述厚度大从大约1%至大约500%的 厚度。8. 如权利要求1所述的半导体装置，进一步包含设置于所述栅极电极上的电介质层。9. 一种金属氧化物场效应晶体管(MOSFET)装置，包含： 半导体层，包含碳化硅，并且具有第一表面和第二表面，所述半导体层包括： 漂移区，具有第一导电类型； 阱区，与所述漂移区相邻，并且接近于所述第一表面，所述阱区具有第二导电类型；以 及 源极区，与所述阱区相邻，所述源极区具有所述第一导电类型； 栅极绝缘层，设置于所述半导体层的所述第一表面上； 栅极电极，设置于所述栅极绝缘层上； 氧化物，设置于所述栅极绝缘层与所述栅极电极之间在与所述栅极电极的边缘相邻的 拐角处，以便所述栅极绝缘层在所述拐角处具有比在所述层的中心处的厚度大至少大约1% 的厚度。10. -种用于制作半导体装置的方法，包含如下的步骤： 将栅极绝缘层设置于包含碳化硅(SiC)的半导体层上； 将栅极电极设置于所述栅极绝缘层上；以及 在将所述栅极电极设置于在小于大约950摄氏度的温度下的包含以至少大约0.03:1.0 的比的氢气和氧气的环境中之后，执行氧化过程。11. 如权利要求10所述的方法，其中，执行所述氧化过程的步骤包含在包含以从大约1: 1至大约3:1的范围的比的氢气和氧气的环境中氧化。12. 如权利要求10所述的方法，其中，执行所述氧化过程的步骤包含在从大约500摄氏 度至大约950摄氏度的温度下氧化。13. 如权利要求10所述的方法，其中，执行所述氧化过程的步骤包含在从大约700摄氏 度至大约900摄氏度的温度下氧化。14. 如权利要求10所述的方法，其中，设置所述栅极绝缘层包含使所述半导体层热氧 化。15. 如权利要求14所述的方法，其中，使所述半导体层热氧化包含在大于大约1100摄氏 度的温度下的含氧气的大气中使所述半导体层氧化。16. 如权利要求10所述的方法，其中，设置所述栅极绝缘层包含形成大约20 nm与大约 200 nm之间的厚度的所述栅极绝缘层。17. 如权利要求10所述的方法，其中，设置所述栅极电极包含将多晶硅层设置于所述栅 极绝缘层上。18. 如权利要求17所述的方法，其中，设置所述栅极电极进一步包含在执行所述氧化过 程之前，将含金属层设置于所述多晶硅层上。19. 如权利要求18所述的方法，其中，设置所述含金属层包含将金属层、金属硅化物层 或所述金属层和所述金属硅化物层设置于所述栅极电极上。20. 如权利要求18所述的方法，其中，所述含金属层包含从由钽、钨、镍、钴、钛、钼、铌、 铪、锆、钒、铬以及铂组成的组选择的金属。21. 如权利要求10所述的方法，其中，执行所述氧化过程导致将氧化物设置于所述栅极 绝缘层与所述栅极电极之间在与所述栅极电极的边缘相邻的拐角处。22. 如权利要求10所述的方法，其中，执行所述氧化过程导致与所述栅极电极的边缘相 邻的拐角处的所述栅极绝缘层的厚度中的增加。23. 如权利要求22所述的方法，其中，执行所述氧化过程导致与所述栅极电极的所述边 缘相邻的所述拐角处的所述栅极绝缘层的所述厚度中的至少大约1%的增加。24. 如权利要求10所述的方法，进一步包含如下的步骤：在执行所述氧化过程步骤之 后，将电介质层设置于所述栅极电极上。25. 如权利要求10所述的方法，进一步包含如下的步骤：在执行所述氧化过程步骤之 前，将电介质层设置于所述栅极电极上。
【文档编号】H01L21/04GK106030757SQ201580009268
【公开日】2016年10月12日
【申请日】2015年1月27日
【发明人】J.J.麦克马洪, L.D.斯特瓦诺维奇, S.D.阿瑟, T.B.戈尔奇卡, R.A.博普雷, Z.M.斯坦, A.V.波罗特尼科夫
【申请人】通用电气公司