具有soi上横向集电极的hv互补双极型晶体管的制作方法
【专利摘要】在绝缘体上硅SOI集成电路中的互补高电压双极型晶体管(100)的所描述实例中，集电极区域(104)形成在安置于掩埋绝缘体层BOX(103)上方的外延硅层中。基极区域(113)及发射极(108)安置于所述集电极区域(104)上方。通过穿过衬底的有源区域及BOX(103)将施主杂质植入p型衬底(101)而在所述BOX(103)下方形成n型区域(106)。稍后在工艺流程中，此n型区域(106)通过经掺杂的多晶硅插塞(110)从顶部连接且以Vcc被偏置。在此情况中，其将耗尽PNP集电极区域的横向部分且将增加其BV。
【专利说明】
具有SO I上横向集电极的HV互补双极型晶体管
技术领域
[0001]本发明涉及双极型晶体管制造，且更特定来说，本发明涉及根据绝缘体上硅(SOI)技术的具有普通衬底上的变化特性的晶体管的制造。
【背景技术】
[0002]集成电路已使用双极结型晶体管许多年，利用其高增益特性来满足高性能及高电流驱动需求。举例来说，双极型晶体管尤其适合于高频率应用，例如在无线通信中。
[0003]此外，绝缘体上硅(SOI)技术提供高频率电子装置的重要优点。如在SOI技术中为基本的，有源装置(例如晶体管)形成在形成于绝缘体层(例如通常被称作掩埋氧化物(BOX)的二氧化硅层)上方的单晶硅层中。掩埋氧化物层将有源装置与下伏衬底隔离，有效地消除到衬底的寄生非线性结电容且减少集电极到衬底电容。就块体晶体管的高频率性能受衬底电容限制来说，SOI技术提供显著改进。
[0004]此外，SOI装置在高电压应用中是稳健的。掩埋氧化物层有效地消除到衬底的结击穿的任何合理的可能性。
[0005]然而，从高偏置电压的观点来看，促进高频率性能的那些晶体管特征倾向于削弱装置，反之亦然。通常已通过单独制造高电压集成电路及高性能集成电路来解决此折衷，其中每一集成电路具有针对其特定实施而经优化的晶体管。这是因为源于将高电压装置及高性能装置两者集成在同一 SOI集成电路中的工艺复杂性增添显著成本且施加制造良率压力。
[0006]常规SOI双极型晶体管经设计为高性能装置。然而，从击穿电压及性能两者的观点来看，高性能晶体管在某种程度上受其构造限制。集电极-发射极击穿电压(BVCEO)取决于集电极区域的厚度及集电极区域的掺杂浓度。集电极区域的较轻掺杂及较厚集电极区域将增大此击穿电压。
[0007]在真实电路中，PNP的发射极及基极大约在最高电势Vcc下被偏置(相对于接地衬底)，同时集电极在Vcc与O之间切换。高B-C偏置对应于在集电极处具有零电势。在此条件下，接地P型衬底未耗尽集电极区域的横向部分，且因此不能有助于增加BV。
[0008]NPN的发射极及基极大约在最低电势GND下被偏置(相对于接地衬底)，同时集电极在Vcc与O之间切换。高B-C偏置对应于在集电极处具有VCC电势。在此条件下，接地ρ型衬底耗尽集电极区域的横向部分，且因此有助于增加BV。
【发明内容】
[0009]需要一种在不降低集电极掺杂浓度或增加PNP的集电极区域厚度的情况下增加PNP BV同时在同一电路/衬底上包含高电压NPN的方法。
[0010]在所描述的实例中，一种集成电路结构包含NPN高电压晶体管及PNP高电压晶体管两者。所述集成电路结构包含互补PNP及NPN结构。所述PNP及NPN结构包含SOI半导体结构。所述SOI半导体结构包含:ρ型区域;有源PNP及NPN装置区域;及位于其间、接触并将所述ρ型区域与所述有源PNP及NPN区域电隔离的掩埋绝缘体层BOX。使用单晶硅实施p型区域以及有源装置PNP及NPN区域两者。n型区域包含于PNP晶体管的掩埋绝缘体层BOX的下方，这通过穿过SOI晶片的有源装置区域及BOX将施主杂质植入p型区域来进行。
[0011]在其它所描述的实例中，一种集成电路结构包含NPN高电压晶体管及PNP高电压晶体管两者。所述集成电路结构包含互补PNP及NPN结构。所述PNP及NPN结构包含SOI半导体结构。所述SOI半导体结构包含:n型区域;有源PNP及NPN装置区域;及位于其间、接触并将所述 n型区域与所述有源PNP及NPN装置区域电隔离的掩埋绝缘体层BOX。使用单晶硅实施n型区域以及有源PNP及NPN装置区域两者。n型区域包含于PNP晶体管的掩埋绝缘体层BOX的下方， 这通过穿过SOI晶片的有源装置区域及BOX将施主原子植入n型区域来进行。p型区域包含于 NPN晶体管的掩埋绝缘体层BOX的下方，这通过穿过SOI晶片的有源装置区域及BOX将受主杂质植入n型区域来进行。【附图说明】
[0012]图1是实例实施例的横截面图。[〇〇13]图1A说明详细描述NPN晶体管的图1的放大部分。
[0014]图1B说明详细描述PNP晶体管的图1的放大部分。[〇〇15]图2是另一实例实施例的横截面图。[〇〇16]图2A说明详细描述NPN晶体管的图2的放大部分。[〇〇17 ]图2B说明详细描述PNP晶体管的图2的放大部分。[0〇18]图3是BVcer对不具有降低表面电场(resurf)的结构及包含降低表面电场的结构的经计算的相依性的图。【具体实施方式】[〇〇19]在图1、1A及1B中所展示的实例中，互补PNP 100及NPN 200结构包含S0I半导体结构，其具有:P型区域101;相应有源装置区域104及204;及位于其间、接触并将p型区域101与有源装置区域104及204电隔离的掩埋绝缘体层(BOX) 103。有源装置区域104及204的初始掺杂水平可为n型、?lel4 l/cm3。在此实例中，使用单晶硅实施p型区域101及有源装置区域 104及204。为形成具有较高PNP BV的结构，将n型区域106包含于PNP晶体管100的掩埋绝缘体层(BOX)下方，这通过穿过S0I晶片的有源装置区域及BOX 103(总共1.5到2um)将具有约 lel3到lel4 l/cm2的剂量的施主杂质植入p型区域101中来进行。稍后在此工艺流程中，此n 型区域106及p型区域101通过经掺杂的多晶硅插塞从顶部连接且分别以Vcc及GND被偏置。 因为衬底为P型材料，所以可将GND施加到p型区域101或顶部触点GND。在此情况中，其将耗尽PNP集电极区域及NPN集电极区域两者的横向部分且将增加其BV。
[0020]以下描述提供具有较高BV(图1B)的PNP晶体管100的结构。[〇〇21]首先，如所描述及图1、1A及1B中展示那样提供S0I晶片。[〇〇22]接下来，完成第一遮蔽及植入步骤以在PNP区域中的BOX 103下方形成经高度(?lel7 l/cm3)掺杂的n型层106。经高度掺杂的n型层106位于PNP区域的垂直下方且朝向n型多晶娃插塞110延伸且親合到所述插塞。
[0023]在垫氧化之后氮化物沉积之前执行第二遮蔽及植入步骤以形成有源装置区域104中的3e 14到3e 16之间的均匀集电极掺杂。
[0024]完成第三遮蔽及蚀刻步骤以提供硬掩模用于在有源装置区域104中界定绝缘体层STI 105且用于在有源装置区域104中沉积绝缘体层STI 105。
[0025]形成深沟槽109以围绕PNP晶体管100及η型多晶硅插塞110。所述沟槽从裸片的顶部延伸到BOX 103的底部，且η型多晶硅插塞从裸片的顶部延伸到BOX 103且穿过BOX 103延伸到BOX 103下方的经高度掺杂的ρ型层106中。η型多晶硅插塞接触BOX 103下方的经植入的η型层且延伸到裸片的顶部从而提供到经植入的η型层的顶部触点。
[0026]在有源装置区域104的顶部上沉积、界定且使用具有相反导电类型的杂质掺杂基极外延半导体层113，其中基极触点111親合到基极外延半导体层113。
[0027]且最后，发射极区域108覆盖基极外延半导体层113的一部分。发射极区域108使用与有源装置区域104相同的导电类型高度掺杂。
[0028]以下描述提供具有图1A中的高BV的NPN晶体管200的结构。
[0029]首先，如所描述及在图1、1Α及IB中展示那样提供SOI晶片。
[0030]在垫氧化之后氮化物沉积之前执行第一遮蔽及植入步骤以形成有源装置区域204中的介于3e 14到3e 16/cm3之间的均勾集电极掺杂。
[0031]完成第二遮蔽及蚀刻步骤以提供硬掩模用于在有源装置区域204中界定绝缘体层STI 105且用于在有源装置区域204中沉积绝缘体层STI 105。
[0032]深沟槽109经形成以围绕NPN200晶体管及ρ型多晶硅插塞210。沟槽从裸片的顶部延伸到BOX 103的底部，且ρ型多晶硅插塞从裸片的顶部延伸到BOX 103且穿过BOX 103延伸至IjBOX 103下方的ρ型层101中。ρ型多晶硅插塞接触BOX 103下方的ρ型层且延伸到裸片的顶部从而提供到P型层101的顶部触点。
[0033]在有源装置区域204的顶部上沉积、界定且使用具有相反导电类型的杂质掺杂基极外延半导体层213，其中基极触点211耦合到基极外延半导体层213。
[0034]且最后，发射极区域208覆盖基极外延半导体层213的一部分。发射极区域208使用与第一外延层204相同的导电类型高度掺杂。
[0035]用于NPN及PNP的基极外延半导体可为SiGe或硅。也可在两个操作中沉积基极外延半导体，一者用于NPN且一者用于PNP。
[0036]在图2、2Α及2Β中所展示的另一实例中，互补PNP 300及NPN 400结构包含SOI半导体结构，其具有:η型区域301;相应有源装置区域104及204;及位于其间、接触并将η型区域301与有源装置区域104及204电隔离的掩埋绝缘体层(BOX) 103。有源装置区域104及204的初始掺杂水平可为η型、?lel4 l/cm3。在此实例中，使用单晶硅实施η型区域301及有源装置区域104及204。为形成具有较高PNP BV的结构，η型区域106包含于PNP 300晶体管的掩埋绝缘体层(Β0Χ)103下方，这通过穿过SOI晶片的有源装置区域及BOX 103(总共1.5到2um)将约2el5到lel7的施主杂质植入η型区域301中来进行。此外，产生较高NPN 400BV的结构包含位于NPN晶体管的掩埋绝缘体层(Β0Χ)103下方的ρ型区域406，这通过穿过SOI晶片的有源装置区域204及BOX 103(总共1.5到2um)将约2el5到lel7的受主杂质植入η型区域301中来进行。稍后在此工艺流程中，η型区域106及ρ型区域406通过经掺杂的多晶硅插塞从顶部连接且分别在Vcc及GND处偏置。因为衬底为η型材料，所以可将Vcc施加到η型区域301或顶部触点Vcc ο在此情况中，其将耗尽PNP集电极区域及NPN集电极区域两者的横向部分且将增加其BV〇[〇〇37]以下描述提供具有图2B中的较高BV的NPN晶体管300的结构。[〇〇38]首先，如所描述及在图2、2A及2B中展示那样提供SOI晶片。[〇〇39] 接下来，完成第一遮蔽及植入步骤以在PNP区域中的BOX 103下方形成经高度(? lel7 l/cm3)掺杂的n型层106。经高度掺杂的n型层106位于PNP区域的垂直下方且延伸朝向 n型多晶娃插塞110且親合到所述插塞。
[0040]在垫氧化之后氮化物沉积之前执行第二新遮蔽及植入步骤以形成有源装置区域 104中的3e 14到3e 16之间的均匀集电极掺杂。[〇〇41]完成第三遮蔽及蚀刻步骤以提供硬掩模用于在有源装置区域104中界定浅沟槽绝缘层STI 105且用于在有源装置区域104中沉积浅沟槽绝缘层STI 105。[〇〇42]深沟槽109经形成以围绕PNP晶体管300及n型多晶硅插塞110。沟槽从裸片的顶部延伸到BOX 103的底部，且n型多晶硅插塞110从裸片的顶部延伸到BOX 103且穿过BOX 103 延伸到BOX 103下方的经高度掺杂的n型层106中。n型多晶硅插塞110接触BOX 103下方的经植入的n型层且延伸到裸片的顶部从而提供到经植入的n型层106的顶部触点。
[0043]在有源装置区域104的顶部上沉积、界定及且使用具有相反导电类型的杂质掺杂基极外延半导体层113,其中基极触点111親合到基极外延半导体层113。
[0044]且最后，发射极区域108覆盖基极外延半导体层113的一部分。发射极区域108使用与第一外延层104相同的导电类型高度掺杂。[〇〇45]以下描述提供具有图1B中的高BV的NPN晶体管400的结构。[〇〇46]首先，如所描述及在图2、2A及2B中展示那样提供S0I晶片。[〇〇47] 接下来，完成第一遮蔽及植入步骤以在NPN区域中的BOX 103下方形成经高度(? lel7 l/cm3)掺杂的p型层406。经高度掺杂的p型层106位于NPN区域的垂直下方且延伸朝向 P型多晶娃插塞210且親合到所述插塞。
[0048]在垫氧化之后氮化物沉积之前执行第二新遮蔽及植入步骤以形成有源装置区域 204中的3el4到3el6 l/cm3之间的均匀集电极掺杂。[〇〇49]完成第三遮蔽及蚀刻步骤以提供硬掩模用于在有源装置区域204中界定绝缘体层 STI 105且用于在有源装置区域204中沉积绝缘体层STI 105。
[0050]深沟槽109经形成以围绕NPN晶体管400及p型多晶硅插塞210。沟槽从裸片的顶部延伸到BOX 103的底部，且p型多晶硅插塞210从裸片的顶部延伸到BOX 103且穿过BOX 103 延伸到BOX 103下方的经高度掺杂的p型层406中。p型多晶硅插塞210接触BOX 103下方的经植入的P型层406且延伸到裸片的顶部从而提供到经植入的p型层406的顶部触点。[〇〇51]在有源装置区域204的顶部上沉积、界定且使用具有相反导电类型的杂质掺杂基极外延半导体层213,其中基极触点211耦合到基极外延半导体层213。[〇〇52]且最后，发射极区域208覆盖基极外延半导体层213的一部分。发射极区域108使用与第一外延层204相同的导电类型高度掺杂。[〇〇53]用于NPN及PNP的基极外延半导体可为SiGe或硅。也可在两个操作中沉积基极外延半导体，一者用于NPN且一者用于PNP。[〇〇54]图3展示BVcer fT对降低表面电场n型层的相依性。针对具有横向集电极的PNP在具有降低表面电场N型层的情况下(菱形)及不具有降低表面电场N型层的情况下(三角形)计算BVcer的相依性(实线)及在Vce= 1V下的fTpeak(虚线)。在不具有N型区域的情况下，PNPBV在?38V下饱和。通过比较，在具有N区域的情况下，PNP BV在100V以上饱和。
[0055]在所描述的实例中修改是可能的，且在权利要求书范围内的其它实施例是可能的。
【主权项】
1.一种集成电路结构，其包含NPN高电压晶体管及PNP高电压晶体管两者，所述集成电 路结构包括:互补PNP及NPN结构；其中所述PNP及NPN结构包含SOI半导体结构，其包含:p型区域;有 源PNP及NPN装置区域;及位于其间、接触并将p型区域与所述有源PNP及NPN区域电隔离的掩 埋绝缘体层BOX;其中:使用单晶硅实施所述P型区域以及所述有源装置PNP及NPN区域两者；且n型区域 包含于所述PNP晶体管的所述掩埋绝缘体层BOX的下方，这通过穿过所述SOI晶片的所述有 源装置区域及BOX将施主杂质植入所述p型区域来进行。2.根据权利要求1所述的集成电路结构，其中所述PNP晶体管通过以下步骤形成，所述步骤包含:第一遮蔽及植入，其用以将高度掺杂的n型层植入PNP区域中的BOX下方，其中所述高度 掺杂的n型层垂直位于所述PNP区域的下方且朝向n型多晶硅插塞延伸，其中其耦合到所述 插塞；第二遮蔽及植入，其在垫氧化之后氮化物沉积之前执行以形成所述有源装置区域中的 均匀集电极掺杂水平；第三遮蔽及蚀刻，其用以提供硬掩模用于界定用于在所述有源装置区域中沉积浅沟槽 绝缘层STI的区域；形成深沟槽以围绕所述PNP晶体管及所述n型多晶硅插塞，其中所述沟槽从裸片的顶部 延伸到所述BOX的底部，且所述n型多晶硅插塞从所述裸片的顶部延伸到所述BOX且穿过所 述BOX延伸到所述BOX下方的所述高度掺杂的n型层中，其中所述n型多晶硅插塞接触所述 BOX下方的所述经植入的n型层且延伸到所述裸片的顶部从而提供到所述经掺杂的n型层的 顶部触点；在所述有源装置区域的顶部上沉积、界定且使用具有相反导电类型的杂质掺杂基极外 延半导体层，其中基极触点耦合到所述基极外延半导体层；以及使用发射极区域覆盖所述基极外延半导体层的一部分，其中所述发射极区域使用与所 述有源装置区域相同的导电类型高度掺杂。3.根据权利要求2所述的集成电路结构，其中植入于所述PNP区域中的所述BOX下方的 所述高度掺杂的n型层具有约lel7的掺杂水平。4.根据权利要求1所述的集成电路结构，其中使用介于3el4到3el6之间的均匀施主集 电极掺杂来植入位于所述BOX层顶部上的所述有源装置区域。5.根据权利要求1所述的集成电路结构，其中植入于所述PNP区域中的所述BOX下方的 所述高度掺杂的n型层经植入到所述BOX下方1.5微米到2.0微米的深度。6.根据权利要求1所述的集成电路结构，其中所述NPN晶体管通过以下步骤形成，所述步骤包含:遮蔽及沉积，其用以提供P型多晶硅插塞；第二遮蔽及植入，其在垫氧化之后氮化物沉积之前执行以形成所述有源装置区域中的 均匀集电极掺杂水平；第三遮蔽及蚀刻，其用以提供硬掩模用于界定用于在所述有源装置区域中沉积浅沟槽 绝缘层STI的区域； 形成深沟槽以围绕所述NPN晶体管及所述ρ型多晶硅插塞，其中所述沟槽从所述裸片的顶部延伸到所述BOX的底部，且所述ρ型多晶硅插塞从所述裸片的顶部延伸到所述BOX且穿过所述BOX，延伸到所述BOX下方的所述ρ型层中，其中所述ρ型多晶娃插塞接触所述BOX下方的所述P型层且延伸到裸片的顶部从而提供到所述P型层的顶部触点； 在所述有源装置区域的顶部上沉积、界定且使用具有相反导电类型的杂质掺杂基极外延半导体层，其中基极触点耦合到所述基极外延半导体层；以及 使用发射极区域覆盖所述基极外延半导体层的一部分，其中所述发射极区域使用与所述有源装置区域相同的导电类型高度掺杂。7.根据权利要求6所述的集成电路结构，其中使用介于3el4到3el6之间的均匀施主集电极掺杂来植入位于所述BOX层顶部上的所述有源装置区域。8.根据权利要求1所述的集成电路结构，其中包含于所述PNP的所述掩埋绝缘体层BOX下方的η型区域及位于所述NPN下方的所述ρ型区域通过经掺杂的多晶硅插塞连接所述晶片的顶部且分别以Vcc及GND被偏置，用于耗尽所述PNP集电极区域及所述NPN集电极区域两者的横向部分且增加其BV。9.一种集成电路结构，其包含NPN高电压晶体管及PNP高电压晶体管两者，所述集成电路结构包括: 互补PNP及NPN结构；其中所述PNP及NPN结构包含SOI半导体结构，其包含:η型区域;有源PNP及NPN装置区域;及位于其间、接触并将所述η型区域与所述有源PNP及NPN区域电隔离的掩埋绝缘体层BOX; 其中:使用单晶硅实施所述η型区域以及所述有源PNP及NPN装置区域两者；且η型区域包含于所述PNP晶体管的所述掩埋绝缘体层BOX的下方，这通过穿过所述SOI晶片的所述有源装置区域及BOX将施主原子植入所述η型区域来进行;且ρ型区域包含于所述NPN晶体管的所述掩埋绝缘体层BOX的下方，这通过穿过所述SOI晶片的所述有源装置区域及BOX将受主杂质植入η型区域来进行。10.根据权利要求9所述的集成电路结构，其中所述PNP晶体管通过以下步骤形成， 所述步骤包含: 第一遮蔽及植入，其用以将高度掺杂的η型层植入PNP区域中的BOX下方，其中所述高度掺杂的η型层垂直位于所述PNP区域下方且朝向η型多晶硅插塞延伸，其中其耦合到所述插塞； 第二遮蔽及植入，其在垫氧化之后氮化物沉积之前执行以形成所述有源装置区域中的均匀集电极掺杂水平； 第三遮蔽及蚀刻，其用以提供硬掩模用于界定用于在所述有源装置区域中沉积浅沟槽绝缘层STI的区域； 形成深沟槽以围绕所述NPN晶体管及所述η型多晶硅插塞，其中所述沟槽从所述裸片的顶部延伸到所述BOX的底部，且所述η型多晶硅插塞从所述裸片的顶部延伸到所述BOX且穿过所述BOX延伸到所述BOX下方的所述高度掺杂的η型层中，其中所述η型多晶硅插塞接触所述BOX下方的所述经植入的η型层且延伸到裸片的顶部从而提供到所述经掺杂的η型层的顶部触点； 在所述有源装置区域的顶部上沉积、界定且使用具有相反导电类型的杂质掺杂基极外延半导体层，其中基极触点耦合到所述基极外延半导体层；以及使用发射极区域覆盖所述基极外延半导体层的一部分，其中所述发射极区域使用与所 述有源装置区域相同的导电类型高度掺杂。11.根据权利要求10所述的集成电路结构，其中植入于所述PNP区域中的所述BOX下方 的所述高度掺杂的n型层具有约lel7的掺杂水平。12.根据权利要求9所述的集成电路结构，其中使用介于3e 14到3e 16之间的均匀受主集 电极掺杂来植入位于所述BOX层顶部上的所述有源装置区域。13.根据权利要求9所述的集成电路结构，其中植入于所述PNP区域中的所述BOX下方的 所述高度掺杂的n型层经植入到所述BOX下方1.5微米到2.0微米的深度。14.根据权利要求9所述的集成电路结构，其中所述NPN晶体管通过以下步骤形成，所述步骤包含:第一遮蔽及植入，其以将高度掺杂的P型层植入NPN区域中的BOX下方，其中所述高度掺 杂的P型层垂直位于所述NPN区域的下方且朝向p型多晶硅插塞延伸，其中其耦合到所述插 塞；第二遮蔽及植入，其在垫氧化之后氮化物沉积之前执行以形成所述有源装置区域中的 均匀集电极掺杂水平；第三遮蔽及蚀刻，其以提供硬掩模用于界定用于在所述有源装置区域中沉积浅沟槽绝 缘层STI的区域；形成深沟槽以围绕所述NPN晶体管及所述p型多晶硅插塞，其中所述沟槽从所述裸片的 顶部延伸到所述BOX的底部，且所述p型多晶硅插塞从所述裸片的顶部延伸到所述BOX且穿 过所述BOX延伸到所述BOX下方的所述p型层中，其中所述p型多晶娃插塞接触所述BOX下方 的所述P型层且延伸到裸片的顶部从而提供到所述P型层的顶部触点；在所述有源装置区域的顶部上沉积、界定且使用具有相反导电类型的杂质掺杂基极外 延半导体层，其中基极触点耦合到所述基极外延半导体层；以及使用发射极区域覆盖所述基极外延半导体层的一部分，其中所述发射极区域使用与所 述有源装置区域相同的导电类型高度掺杂。15.根据权利要求14所述的集成电路结构，其中使用介于3el4到3el6之间的均匀施主 集电极掺杂来植入位于所述BOX层顶部上的所述有源装置区域。16.根据权利要求14所述的集成电路结构，其中植入于所述NPN区域中的所述BOX下方 的所述高度掺杂的P型层具有约lel7的掺杂水平。17.根据权利要求14所述的集成电路结构，其中植入于所述PNP区域中的所述BOX下方 的所述高度掺杂的n型层经植入到所述BOX下方1.5微米到2.0微米的深度。18.根据权利要求9所述的集成电路结构，其中包含于所述PNP的所述掩埋绝缘体层BOX 下方的n型区域及包含于所述NPN下方的所述p型区域通过经掺杂的多晶硅插塞连接所述晶 片的顶部且分别以Vcc及GND被偏置，用于耗尽所述PNP集电极区域及所述NPN集电极区域两 者的横向部分且增加其BV。
【文档编号】H01L27/102GK106030799SQ201580010179
【公开日】2016年10月12日
【申请日】2015年3月19日
【发明人】阿列克谢·萨多夫尼科夫, 杰弗里·A·巴布科克
【申请人】德州仪器公司